重庆大学脉冲电路与数字逻辑95讲视频

◆ 课程内容简介

数字逻辑是计算机科学和工程的重要技术基础。该课程主要介绍数字逻辑的理论基础、逻辑电路的分析和设计方法以及VHDL语言。本课程由三个部分构成：第一部分是数字逻辑的基础知识，以及组合逻辑与时序逻辑的概念和传统设计方法和设计过程，通过对这部分内容的学习为后续部分的学习奠定基础。第二部分内容为采用中大规模集成电路的设计基础和思想，这部分内容的学习是掌握现代数字系统设计手段和设计思路的一个过渡。第三部分描述了现代基于EDA（Electronic Design Automation）技术的设计方法和设计过程，通过对VHDL语言的学习，掌握语言平台的基础语法知识、独立功能模块的编程、进程结构与并发语句设计等。

◆ 教材及参考资料

课程教材：

《数字逻辑》．毛法尧等编著．华中理工大学出版社．2001年

《VHDL实用教程》．潘松等编著．电子科技大学出版社．2000年

参考资料：

《数字逻辑原理与VHDL设计》．徐志军等编著．机械工业出版社．2008年

《数字逻辑电路设计》．鲍可进编著．清华大学出版社．2004年

《VHDL数字电路设计教程》．乔庐峰等译．电子工业出版社．2007年

《数字逻辑与VHDL设计》．边计年等译．清华大学出版社．2005年

第一章 基础知识
1.1 模拟量与数字量
1.2 带符号二进制数的代码表示
1.2.1 真值与机器数
1.2.2 原码
1.2.3 补码
1.2.4 反码
1.2.5 机器数的运算
1.3 几种常用的编码
1.3.1 十进制数的二进制编码
1.3.2 可靠性编码

第二章 集成门电路
2.1 脉冲的基本知识
2.1.1 脉冲的产生
2.1.2 常见的脉冲波形
2.1.3 脉冲信号的参数描述
2.2 晶体二极管的特性和参数
2.2.1 二极管的符号表示
2.2.2 二极管的特性曲线和参数
2.3 晶体三极管的特性和参数
2.3.1 三极管的符号表示
2.3.2 三极管的三个工作区域及其条件
2.4 集成电路逻辑门
2.4.1 DTL逻辑门电路
2.4.2 TTL集成电路
2.4.3 CML集成电路

第三章 逻辑代数基础
3.1 逻辑代数的基本概念
3.1.1 逻辑变量与基本逻辑运算
3.1.2 逻辑函数及逻辑函数间的相等
3.1.3 逻辑函数的表示方法
3.2 逻辑代数的基本定理及规则
3.2.1 基本定理
3.2.2 重要规则
3.3 逻辑函数表达式的形式与变换
3.3.1 逻辑函数表达式的基本形式
3.3.2 逻辑函数表达式的标准形式
3.3.3 逻辑函数表达式的转换
3.4 逻辑函数的化简
3.4.1 代数化简法
3.4.2 卡诺图化简法

第四章 组合逻辑电路
4.1 数字系统模型概述
4.1.1 数字逻辑电路的分类
4.1.2 组合逻辑模型
4.2 逻辑门电路的逻辑符号
4.2.1 简单逻辑门电路
4.2.2 复合逻辑门电路
4.3 组合逻辑电路的分析
4.4 组合逻辑电路的设计
4.4.1 单输出组合逻辑电路的设计
4.4.2 多输出组合逻辑电路的设计

第五章 同步时序逻辑电路
5.1 时序逻辑电路的结构与类型
5.2 状态表与状态图
5.2.1 Mealy型状态表和状态图
5.2.2 Moore型状态表和状态图
5.3 触发器
5.3.1 触发器基础知识
5.3.2 基本R-S触发器
5.3.3 时钟控制R-S触发器
5.3.4 D触发器
5.3.5 J-K触发器
5.3.6 T触发器
5.4 同步时序逻辑电路的分析
5.4.1 同步时序逻辑电路的分析方法
5.4.2 同步时序逻辑电路的分析举例
5.5 同步时序逻辑电路的设计
5.5.1 建立原始状态图
5.5.2 状态简化
5.5.3 状态编码
5.5.4 确定激励函数和输出函数
5.5.5 画逻辑电路图

第六章 采用中规模集成电路的逻辑设计
6.1 基于中规模集成电路的数字系统的分析与设计
6.1.1 中规模集成电路设计方法
6.1.2 中规模集成电路设计要求
6.2 常用中规模集成电路元器件
6.2.1 二进制加法器
6.2.2 译码器
6.2.3 编码器
6.2.4 多路选择器
6.2.5 多路分配器
6.2.6 计数器
6.2.7 寄存器
6.2.8 移位寄存器

第七章 可编程逻辑
7.1 PLD概述
7.1.1 可编程逻辑器件的演变
7.1.2 可编程逻辑器件的好处
7.1.3 可编程逻辑器件的内部结构及简化图表示
7.2 PLD的类型
7.2.1 只读存储器PROM
7.2.2 现场可编程逻辑阵列FPLA
7.2.3 可编程阵列逻辑PAL
7.2.4 通用阵列逻辑GAL

第八章 VHDL程序设计
8.1 EDA技术简介
8.2 VHDL语言基础
8.2.1 VHDL的特点
8.2.2 VHDL源程序的组成
8.2.3 标识符的命名规则和注释
8.3 实体
8.3.1 实体结构
8.3.2 端口声明
8.4 构造体
8.4.1 构造体结构和命名规则
8.4.2 构造体的定义语句
8.4.3 构造体的并行处理语句
8.5 构造体的描述方式
8.5.1 构造体的行为描述方式
8.5.2 构造体的数据流描述方式
8.5.3 构造体的结构描述方式
8.6 进程
8.6.1 进程结构
8.6.2 有敏感列表的进程描述
8.6.3 无敏感变量列表的进程描述
8.6.4 多进程的构造体描述
8.7 对象、数据类型和运算符
8.7.1 信号与变量
8.7.2 常量与常数
8.7.3 标量与矢量
8.7.4 运算符
8.8 VHDL的顺序语句
8.8.1 if语句
8.8.2 case语句
8.8.3 循环语句
8.8.4 wait语句
8.9 VHDL的并行语句
8.9.1 并行信号概述
8.9.2 并发信号代入语句
8.9.3 条件信号代入语句
8.9.4 选择信号代入语句
8.9.5 端口映射语句

第九章 基于VHDL的数字系统功能模块设计
9.1 数字系统功能模块概述
9.1.1 功能模块概念
9.1.2 功能模块特性描述
9.1.3 功能模块设计过程
9.2 基于组合逻辑模型下的VHDL设计
9.2.1 基本逻辑门电路设计
9.2.2 比较器设计
9.2.3 多路选择器与多路分配器设计
9.3 基于时序逻辑模型下的VHDL设计
9.3.1 寄存器设计
9.3.2 计数器设计