公开课网华中科技大学 硬件描述语言和数字系统设计05 第5章 组合逻辑、时序逻辑的Verilog语言描述.pptx

05 第5章 组合逻辑、时序逻辑的Verilog语言描述.pptx

页数：21页文件大小：412.6 KB来源：《硬件描述语言和数字系统设计ppt课件》

下一页(还剩19页)

《华中科技大学 硬件描述语言和数字系统设计》课件目录

顶部文集
 var arr=[]; MIP.watch('t', function (newVal, oldVal) { var img_tj = MIP.getData('img_tj'); var list = MIP.getData('list'); var t = MIP.getData('t'); var fd = MIP.getData('t'); var fdz = 'tp' + fd; var tpp = MIP.getData(fdz); var fdl = parseInt(fd)+1; var fdlz = 'tp' + fdl; var tppl = MIP.getData(fdlz); if (arr[fd] !== 'aaa' && newVal < img_tj){ MIP.setData({list : list.concat({n : tpp}),img_sy : '还剩余' + ( img_tj - newVal - 1) + '页'}); arr[fd] = 'aaa'; }else{ MIP.setData({list : list.concat({n : tpp}),img_sy : '已经加载完毕！',xyy : '欢迎进行下载！'}); } });