01 第一章_EDA技术及数字系统的应用概述.pptx

第1页：EDA技术概述课程封面

《EDA技术及数字系统的应用》课程第一章封面，主题为EDA技术概述。

第2页：EDA技术概述学习目标

• 了解EDA技术的发展和特点；
• 了解EDA技术的基本特征及工具；
• 理解专用集成电路的全定制和半定制；
• 了解可编程ASIC的特点；
• 了解软IP、固IP和硬IP；
• 理解IP核的复用技术和SOC设计；
• 理解SOC的软/硬件协同设计。数字电子技术或数字逻辑电路课程知识的延伸和发展。在数字电路课程中采用固定功能的标准集成电路，这样设计出的电子系统所用元件的种类和数量均较多、体积功耗大、可靠性差，不易修改。

现在，只要拥有一台计算机、一套相应的EDA软件工具和一个可编程逻辑器件芯片，就可以将数字电路课程设计的系统在一个FPGA芯片中实现(集成)，提高了系统的可靠性和集成度，也使数字系统的设计效率得到很大提高。学习目标和要求

第3页：第一讲EDA技术及绪论目录

一.EDA技术二. EDA与电子系统设计三. EDA技术的研究范畴四. EDA技术的基本特征五. EDA软件及开发工具七.专用集成电路ASIC八.可编程ASIC（FPGA/CPLD）九.IP核与SOC设计目录六·硬件描述语言（HDL）概述

第4页：EDA技术的定义与内涵

一.EDA技术EDA是电子设计自动化的缩写，是从计算机辅助设计CAD、计算机辅助制造CAM、计算机辅助测试CAT和计算机辅助工程CAE等技术发展而来的。它是以现代计算机科学为基础，综合了电路与系统、数据库、图形学、图论、计算数学及优化理论等多学科知识的最新科技成果而形成的技术，具有设计电子系统电路和集成电路的强大功能。EDA技术主要包括：电气原理与硬件描述语言输入，无网络自动布局线PCB设计，可编程逻辑器件设计仿真与下载，电路功能仿真，系统验证、自动化测试及综合优化等,在全线EDA工具支持下从系统设计、仿真到ASIC芯片或PCB板上实现的全过程。

第5页：EDA技术的重要性

EDA技术的重要性EDA技术己成为现代电子设计技术的发展趋势，是现代电子工程师进行电子设计所必须掌握的技术。有人说："21世纪不懂EDA，就像二十世纪60年代不懂晶体管，70年代不懂集成电路一样"。如果电子工程技术人才连普通的EDA知识与基本技能都未掌握，是无法适应社会发展要求的，更无法面对世界的竞争与挑战。EDA技术使电子系统逐步告别分立元件时代，向小型化、集成化方向发展，要开发、拥有我国自主知识产权的硬件电路或集成芯片，就必须进行ASIC、SOC的设计，就必须使用EDA工具。传统意义上的搭建、焊接电路是设计不出ASIC和SOC的，EDA教学为培养成为EDA及IC设计领域的高素质创新人才打下良好基础。

第6页：EDA内容体系：电子线路CAD与仿真

EDA内容体系1.电子线路CAD部分。在计算机上完成电子线路的输入与设计、PCB版图的自动化设计及电路功能仿真技术。如用电子线路图及PCB版图设计工具Protel软件。2. EDA的仿真技术。具有电路图输入、虚拟仪器、系统分析与功能仿真。在这方面的EDA软件比较丰富，例如，具有模拟／数字及混合电路设计与仿真的电子工作平台EWB软件；具有强大数值计算和分析软件MATLAB；使用System View软件可进行通信系统动态仿真分析。

第7页：大规模可编程逻辑器件与SOPC

3.EDA技术的另一重要方面是大规模可编程逻辑器件（CPLD和FPGA）的设计和应用。高速发展的可编程逻辑器件为EDA技术的不断进步奠定了坚实的物理基础。大规模可编程逻辑器件不但具有微处理器和单片机的特点，随着集成度不断提高，与微处理器、DSP、A/D、D/A、RAM和ROM等独立器件之间的物理与功能界限正日趋模糊，嵌入式系统和可编程片上系统（SOPC）得以实现。以大规模可编程集成电路为物质基础的EDA技术将打破软硬件之间的设计界限，使硬件系统软件化，给电子设计的技术操作和在系统构成的整体上将发生质的飞跃，带来了电子系统设计的革命性变化。EDA内容体系

第8页：EDA技术的发展史

EDA技术的发展史行为逻辑综合行为综合功能布局布线逻辑图形生成版图掩膜90年代ESDA电子设计自动化80年代CAE计算机辅助工程70年代CAD计算机辅助设计图1.1EDA发展过程

第9页：EDA与传统电子系统设计的区别

二. EDA与电子系统设计1、与传统电子系统设计的区别

• 改变了搭积木式的设计;
• 由SSI，MSI变为基于芯片的设计;
• 由"自底向上"变为"自顶向下"的设计;
• 减轻电路图和电路板设计的工作。
• 缩小体积，提高系统性能和可靠性;

第10页：基于EDA技术的系统设计特点

2、基于EDA技术的系统设计特点

• 自主知识产权;
• 开发技术标准化、规范化、IP Core（Intellectual Property）的可利用性;
• 自顶向下的设计方案，设计效率高和规模大;
• 现代电子开发技术的发展方向，充分利用现代计算机技术、全方位仿真;
• 先进的编程下载方式isp和硬件测试技术-JTAG;
• 充分利用计算机,远离经验和硬件,集中于系统功能的实现;
• 高速性能好、高可靠性;
• 可设计成片上系统( SOC--System On a Chip )。

第11页：EDA技术的研究范畴

• 三个层次的辅助设计：系统级、电路级和物理级；图1.2EDA技术的范畴数字系统模块化设计器件模型库系统仿真CPLD/FPGA设计ASIC版图设计PCB设计混合电路设计数字电路设计模拟电路设计三. EDA技术的研究范畴
• EDA技术包括电子线路设计的各个领域：EDA工具

第12页：EDA技术的基本特征

• 并行工程和"自顶向下"设计方法
• 硬件描述语言(HDL)
• 逻辑综合优化
• 开放性和标准化四. EDA技术的基本特征

第13页：数字电路设计工具（1）

数字电路设计工具（1）：下表按制造商、产品名与分类列出主流数字电路EDA设计工具。

说明：原文各字段粘连无分隔，表格按「制造商＋产品名＋分类」顺序切分还原，部分分类原文缺失的以「—」保留。

第14页：数字电路设计工具（2）

数字电路设计工具（2）：下表续列仿真、验证、功耗解析与综合类数字电路设计工具。

说明：原文各字段粘连无分隔，表格按「制造商＋产品名＋分类」顺序切分还原，分类原文缺失的以「—」保留。

第15页：模拟与数模混合信号电路设计工具

模拟/数模混合信号电路设计工具：下表按制造商、产品名与分类列出常用模拟与混合信号仿真工具。

说明：原文各字段粘连无分隔，表格按「制造商＋产品名＋分类」顺序切分还原，分类原文缺失的以「—」保留。

第16页：LSI版图设计工具

LSI Layout设计工具：下表按制造商、产品名与分类列出集成电路版图设计与寄生参数提取工具。

说明：原文各字段粘连无分隔，表格按「制造商＋产品名＋分类」顺序切分还原；原文厂商列写作「美国美国Cadence Design Systems公司」，已按「美国Cadence Design Systems公司」归一化，分类原文缺失的以「—」保留。

第17页：印刷电路板PCB设计工具

印刷电路版设计工具：下表按制造商、产品名与分类列出PCB设计与封装分析工具。

说明：原文各字段粘连无分隔，表格按「制造商＋产品名＋分类」顺序切分还原。

第18页：可编程逻辑器件EDA开发软件

； 可编程逻辑器件EDA开发软件http://www.fpga.com.cn/software.htm

第19页：EDA的基本工具分类

； EDA的基本工具图1.3EDA设计工具分类检查/分析工具文字编辑图形编辑编辑器仿真器统计型仿真器确定型仿真器优化/综合工具EDA设计工具

第20页：编辑器、仿真器与检查分析工具

一、编辑器（设计输入工具）包括文本编辑器（HDL语言输入）、原理图、IP Core和其他辅助性输入（状态机、波形输入）。二、仿真器仿真器又称模拟器，包括功能和时序仿真，主要用来帮助设计者验证设计的正确性。在硬件系统设计各个层次都要用到仿真器。三、检查／分析工具在集成电路设计的各个层次都会用到检查/分析工具。在版图级，必须用设计规则检查/工具来保证版图所表示的电路可以被可靠地制造出；在逻辑门级的检查／分析工具可以用来检查是否有违反扇出规则的连接关系；时序分析器可以用来检查最坏情形时电路中的最大和最小延时。

第21页：优化与综合工具

四、优化／综合工具优化／综合工具用来把一种硬件描述转换为另一种描述，转换过程通常伴随着设计的某种改进。在逻辑门级，可以用逻辑最小化来对布尔表达式进行简化；在寄存器级，优化工具可以用来确定控制序列和数据路径的最优组合。各个层次的综合工具可以将硬件的高层次描述转换为低层次描述，也可以将硬件的行为描述转换为结构描述。

第22页：硬件描述语言HDL概述

六·硬件描述语言（HDL）概述HDL（HardwareDescriptionLanguage）是一种用形式化方法来表示数字逻辑关系的语言，采用语言的方式而非图形等方式描述硬件电路。常用硬件描述语言：

• AHDL
• ABEL-HDL
• VHDL
• Verilog HDLIEEE标准·容易修改、容易保存

第23页：硬件语言与软件语言的比较

C、ASM程序CPU指令/数据代码：010010 100010 110软件程序编译器COMPILER

• 软件语言设计目标流程硬件描述语言综合器SYNTHESIZER为ASIC设计提供的电路网表文件
• 硬件语言设计目标流程HDL程序硬件语言与其它软件语言的不同

第24页：HDL描述方式的设计流程

原理图/HDL文本编辑综合FPGA/CPLD适配FPGA/CPLD器件和电路系统时序与功能门级仿真1、功能仿真2、时序仿真逻辑综合器结构综合器1、isp方式下载2、JTAG方式下载3、针对SRAM结构的配置4、OTP器件编程功能仿真FPGA/CPLD编程下载HDL描述方式的设计过程

第25页：专用集成电路ASIC的特点

七.专用集成电路ASIC

• ASIC是专门为用户设计和制造的，以此区别于标准逻辑、通用存储器、通用微处理器等电路。
• ASIC在构成电子系统时具有以下优点∶Ⅰ缩小体积、减轻重量、降低功耗。Ⅱ提高可靠性：用ASIC芯片设计时，连线减少；Ⅲ在大批量应用时，可显著降低系统成本;Ⅳ易于获得高性能和高速;Ⅴ保密性强。OK!

第26页：ASIC设计分类

ASIC设计混合ASIC设计

• 门阵列设计
• 标准单元设计
• 可编程ASIC（FPGA/CPLD）半定制集成电路设计全定制集成电路设计FULL-CUSTOM IC数字ASIC设计模拟ASIC设计

第27页：全定制法与门阵列法

全定制法是一种基于晶体管级的设计方法，设计者必须使用版图编辑工具从晶体管的版图尺寸、位置及互连线开始亲自设计，以期得到ASIC芯片的最优性能。

• 全定制法采用全定制法可以设计出最高速度、最低功耗和最省面积的芯片，但设计的周期很长（一般1年），设计成本很较高，只适用于对性能要求很高（如高速芯片）或批量很大的芯片（如存储器、通用芯片）,由IC厂家一次性制造出来。门阵列设计法又称"母片"法，母片是IC工厂按照一定规格事先生产的半成品芯片。在这芯片上制作了大量按一定规则排列的门单元，并排列成阵列形式。这些单元依照要求相互连接在一起即可实现不同的电路要求。母片完成了绝大部分芯片工艺，只留下一层或两层金属铝连线的掩膜需要根据用户电路的不同而定制。门阵列设计方法涉及的工艺少，设计制造周期短，设计成本低。但门的利用率不高，芯片面积较大，母片上制造好的晶体管都是固定尺寸的，不利于设计高性能的芯片。
• 门阵列法

第28页：标准单元法

标准单元设计法又称库单元法，它是由IC厂家在芯片版图一级预先设计好一批具有一定逻辑功能的单元，这些单元在功能上覆盖了中小规模标准IC的功能，并以库的形式放在EDA工具中。设计时可根据需要选择库中的标准单元构成电路，然后调用这些标准单元的版图，并利用自动布局布线软件完成电路到版图一一对应的最终设计。相比于全定制设计法，标准单元法设计的难度和设计周期都小得多，而且也能设计出性能较高、面积较小的芯片。与门阵列法相比，标准单元法设计的电路性能、芯片利用率以及设计的灵活性均比门阵列好，既可用于设计数字ASIC，又可用于设计模拟ASIC。但标准单元库的投资较大，而且芯片的制作需要全套的掩膜版和全部工艺过程，因此生产周期及成本均比门阵列高。它适用于于性能指标较高而生产批量又较大的芯片设计。

• 标准单元法可编程逻辑器件是ASIC的一个重要分支，与前面介绍的几类ASIC不同，它是一种已完成了全部工艺制造、可直接从市场上购得的产品。用户只要购得通用的可编程器件，由自己通过EDA工具软件对器件进行功能配置，实现用户的专用要求。
• 可编程逻辑器件法

第29页：可编程ASIC设计

可编程ASIC设计(PGA/CPLD)门阵列标准单元全定制ASIC设计SOPC/SOC混合ASIC设计ASIC设计

第30页：可编程ASIC的发展趋势

• 可编程ASIC的发展趋势向系统内可重构的方向发展向高速可预测延时器件的方向发展向混合可编程技术方向发展向高密度、低电压、低功耗的方向发展进军ASIC，实现FPGA上的ASIC和SOPC八.可编程ASIC（FPGA/CPLD)
• 可编程ASIC（逻辑器件）简单可编程ASIC，CPLD，FPGA

第31页：FPGA工艺与处理器内核

• 最先进的ASIC生产工艺将被更广泛的应用于以FPGA为代表的可编程逻辑器件中，如90nm或65nm的COMS加工工艺。
• 越来越多的FPGA包含DSP或CPU等处理器内核，使FPGA由目前的硬件设计手段逐步过渡为系统级设计平台，成为SOPC系统。一方面具有硬件电路，实现信号的实时或高速处理；另一方面具有偏软的数字处理电路，对电路的处理速度要求相对较低，但处理调度相对复杂，主要由CPU或DSP来实现。
• FPGA将包含功能越来越丰富的硬核（Hard IP Core），与传统ASIC进一步融合，实现FPGA上的ASIC。

第32页：MCU、DSP与可编程ASIC特点

• MCU、DSP和可编程ASIC特点广义的可编程器件包括：存储器、单片机、DSP、PLD
• MCU（Micro Controller Unit）微控制器，也称为单片机，由于其较低成本以及处理计算密集任务的能力，目前应用较为广泛。MCU有两种基本结构：冯诺伊曼结构:程序和数据空间共用数据总线，必须分时经数据总线进行取指和存取操作数。

哈佛结构：具有独立的程序总线和数据总线，能同时取指令和存取操作数。特点：速度较快，低电压、低功耗，数据处理能力强，可靠性较好，具有在系统编程ISP技术。

第33页：DSP数字信号处理器

• DSP数字信号处理器，它是MCU的一种特殊变形。主要是针对DSP算法的特点，进行结构优化。在结构上与MCU的区别是：
• 算术单元：硬件乘法/累加器是DSP最基本的构造单元。硬件乘法器是DSP区别通用微处理器的一个重要标志。设置了多个并行操作的功能单元。
• 采用改进的哈佛结构；
• 专用的寻址单元和片内存储器；
• 流水线技术；特点：提高了并行处理速度，低电压、低功耗，数据处理能力强，DSP核的发展，可采用高级语言编译器。

第34页：FPGA与CPLD的特点

； FPGA/CPLD为电子系统提供了一个数字系统实现的全硬件基础，可实现系统集成。它是作为ASIC和ASSP领域中的一种半定制电路而出现的。PLD和MCU可完成类似的功能。MCU偏重于数据处理，PLD偏重于数据控制（控制器）。特点：速度快，集成度高，可靠性好，具有在系统编程ISP技术和嵌入式存储器，电子设计工具自动化，缩短研制周期、降低设计成本、提高设计灵活性。END

第35页：IP核的概念

IP Core（Intellectual Property Core知识产权核/模块）是指一些数字系统中常用而比较复杂的功能块。从集成规模上看，今天的IPCore已经包含诸如8051，ARM-7等微处理器、320C30等数字信号处理器、MPEGII等数字信息压缩/解压器以及由用户定义的逻辑（UDL）在内的IC模块，这些模块都曾是具有完整功能的IC产品，用来与其它功能块一起构成片上系统；因此这些IC便以模块"核"(core)的形式嵌入ASIC和SOC之中,它们又称其为"芯核"。 ； IP核（Core）九.IP核与SOC设计目前，在一片FPGA芯片上可以实现如DSP、MCU、PCI总线控制和各种控制算法等复杂的功能。由于FPGA芯片密度的不断提高和新的EDA开发工具的使用，利用FPGA器件实现SOC已成为可能，这项技术称为嵌入式SOPC（可编程单芯片系统）。

第36页：软IP、固IP与硬IP

； IP核分为软IP(soft IP)，固IP(firm IP)和硬IP(hard IP)软IP只完成RTL级的行为设计，以HDL描述文本的形式提交使用，这个HDL描述一定经过仿真验证，使用者可以用它综合出正确门级网表。由于不涉及物理实现，不受实现条件的限制，为后续设计留有很大的发挥空间，增大了IP Core的灵活性和适应性。硬IP提供设计的最终阶段产品(版图级)：掩膜。生产验证过，难修改，灵活性也就越少。固IP界于软核和硬核二者之间,比软IP有更大的设计深度，已完成了门级综合、时序仿真等设计阶段，以门级网表的形式提交使用。只要用户单元库的时序参数与固IP相同，就具有正确完成物理设计的可能性。

第37页：SOC片上系统设计

• SOC设计SOC（片上系统System on Chip）也称为系统级芯片，是指将一个完整的系统集成在一个芯片上，或者说就是用一个芯片实现一个功能完整的系统。SOC也有译为"系统芯片集成"，意指它是一种技术，用以实现从确定系统功能开始，到软硬件划分，并完成设计的整个过程。
• SOC设计内容主要方面:①深亚微米技术，集成电路工艺技术的发展，器件特征尺寸从亚微米( 0.5μm )、深亚微米(DSM 0.13μm )、超深亚微米(VDSM 0.1μm)及以下，使得工艺加工线宽的不断减少，给电路的设计仿真带来了新的挑战。

②系统级的设计方法，SOC的出现对设计方法也提出了更高要求。这主要包括设计软件和设计方法的研究和提高，以及软/硬件协同设计（Software/Hardware Co-Design）技术。

第38页：SOC设计的主要内容

③嵌入式IP核技术, SOC是许多嵌人式IP核的集成，在系统设计中需要大量知识产权IP模块的复用和IP核的设计，特别是标准单元库包括IP核的发展，从基本单元电路，到功能模块、子系统、系统，充分利用已有的设计积累，提高设计的起点，缩短了设计周期，提高了设计效率。IP核不仅指数字IP核，同时还包括模拟IP核。④低电压、低功耗技术，线宽的变小，使电源电压也变小，给电路设计与阈值电压提出了新的要求。⑤低噪声设计及隔离技术随着电路工作频率和集成度的提高，噪声影响将变得越来越严重，降噪和隔离技术变得十分重要。⑥特殊电路的工艺兼容技术, SOC工艺技术主要考虑一些特殊工艺的相互兼容性。⑦测试策略和可测性技术,为检测设计中的错误，可测性设计是必需的。⑧安全保密技术,该技术涵盖算法和软硬件实现，。OK!