14 第4章第1讲 层次存储器系统概述和静态存储器.ppt

第1页：第三单元

第三单元

本页为结构/流程示意图，图中标注的主要部件与信号如下，重点体现Cache的映射方式、替换算法与命中率相关问题。

• 主存储器

第2页：主存储器

主存储器

本页为结构/流程示意图，图中标注的主要部件与信号如下，重点体现主存储器的组成、读写过程与字位扩展方案。

第3页：内容提要：存储器系统概述

• 存储器系统概述
• 存储器系统设计目标
• 需要解决的问题
• 解决方案
• 主存储器的组成与原理

第4页：输入设备输出设备入出接口

输入设备输出设备入出接口

本页为结构/流程示意图，图中标注的主要部件与信号如下，重点体现控制器分步执行指令并向各部件提供协调运行控制信号的功能与组成。

• 运算器
• 控制器
• 主存储器
• 高速缓存
• 外存设备
• 输入设备

第5页：存储器作用

存储器作用

• 计算机中用来存放程序和数据的部件，是Von Neumann结构计算机的重要组成。
• 1937年，图灵提出存储程序概念，图灵机使计算机走向通用。
• 程序和数据的特点
  • 源程序、汇编程序、机器语言程序
  • 各种类型的数据
  • 共同点：二进制数串

第6页：存储器要求

存储器要求

• 能够有两个稳定状态来表示二进制中的“0”和“1”
• 容易识别
• 两个状态能方便地进行转换
• 几种常用的存储介质
  • 磁介质、触发器、电容、光盘

第7页：计算机总线

计算机总线

本页为结构/流程示意图，图中标注的主要部件与信号如下，重点体现总线的概念、分类、仲裁与通讯方式。

• CP

第8页：存储器分类寄存器

存储器分类寄存器

本页为结构/流程示意图，图中标注的主要部件与信号如下，重点体现各类存储器在存取速度、容量与价格上的差异比较。

• 主存储器
• 高速缓存

第9页：几种主要存储器比较

几种主要存储器比较

本页为结构/流程示意图，图中标注的主要部件与信号如下，重点体现各类存储器在存取速度、容量与价格上的差异比较。

第10页：存储器系统的设计目标

存储器系统的设计目标

• 尽可能快的存取速度
  • 应能基本满足CPU对数据的要求
• 尽可能大的存储空间
  • 可以满足程序对存储空间的要求
• 尽可能低的单位成本（价格/位）
  • 用户能够承受的范围内
• 较高的可靠性

第11页：CPU与DRAM性能比较

CPU与DRAM性能比较

本页为结构/流程示意图，图中标注的主要部件与信号如下，重点体现动态存储器芯片的读写原理与刷新要求。

• CP

第12页：微电子技术发展趋势

微电子技术发展趋势

本页为结构/流程示意图，图中标注的主要部件与信号如下，重点体现动态存储器芯片的读写原理与刷新要求。

• Cy

第13页：DRAM的发展

DRAM的发展

本页为结构/流程示意图，图中标注的主要部件与信号如下，重点体现动态存储器芯片的读写原理与刷新要求。

第14页：存储器对性能的影响

存储器对性能的影响

• 假定某台计算机的处理器工作在：–主频= 1GHz (机器周期为1 ns)
  • CPI = 1.1
  • 50%算逻指令, 30%存取指令, 20%控制指令
• 再假定其中10%的存取指令会缺失，需要50个周期的延迟。（当前主存的典型值）
• CPI=理想CPI +每条指令的平均延迟= 1.1 + (0.30 x 0.10 x 50)= 1.1 cycle + 1.5 cycle = 2. 6 CPI!
• 也就是说，处理器58 %的时间花在等待存储器给出数据上面!
• 每1%的指令缺失将给CPI附加0.5个周期!

第15页：主存储器

目标:大容量、高速度、低价格的存储器

• 目前现实:大容量存储器速度慢,快速存储器容量小
• 如何实现我们的目标呢？–层次存储器系统
  • 采用并行技术

第16页：层次存储器系统选用生产与运行成本不同

层次存储器系统选用生产与运行成本不同的、存储容量不同的、读写速度不同的多种存储介质，组成一个统一的存储器系统，使每种介质都处于不同的地位，发挥不同的作用，充分发挥各自在速度容量成本方面的优势，从而达到最优性能价格比，以满足使用要求。例如，用容量更小但速度最快的SRAM芯片组成CACHE，容量较大速度适中的DRAM芯片组成MAIN MEMORY，用容量特大但速度极慢的磁盘设备构成VIRTUAL MEMORY。

第17页：程序运行

程序运行

本页为结构/流程示意图，图中标注的主要部件与信号如下，重点体现各类存储器在存取速度、容量与价格上的差异比较。

第18页：程序的局部性原理

程序的局部性原理

• 程序在一定的时间段内通常只访问较小的地址空间
• 两种局部性：–时间局部性
  • 空间局部性地址空间访问概率

第19页：层次之间应满足的原则

层次之间应满足的原则(1).一致性原则：处在不同层次存储器中的同一个信息应保持相同的值

(2).包含性原则：处在内层的信息一定被包含在其外层的存储器中，反之则不成立,即内层存储器中的全部信息，是其相邻外层存储器中一部分信息的复制品。

第20页：扩展存储器系统

扩展存储器系统

• 当前主要使用“cache”来弥补处理器和存储器之间的性能鸿沟ControlDatapathMemoryProcessorMemoryMemoryMemoryMemoryFastestSlowestSmallestBiggestHighestLowestSpeed:Size:Cost:

第21页：现代计算机的层次存储器系统

现代计算机的层次存储器系统

• 利用程序的局部性原理:–以最低廉的价格提供尽可能大的存储空间
  • 以最快速的技术实现高速存储访问ControlDatapathSecondaryStorage(Disk)ProcessorRegistersMainMemory(DRAM)SecondLevelCache(SRAM)On-ChipCache1nsMillisecondsGBSpeed (ns):10ns50-100nsMB-GB100sSize (bytes):KB-MBTertiaryStorage(Disk)SecondsTerabytes

第22页：并行技术

• 主存的一体多字
  • 一个读写体，每次多个字
• 单字多体
  • 多个读写体，交叉编址

第23页：主存储器是计算机中存储正处

主存储器是计算机中存储正处

本页为结构/流程示意图，图中标注的主要部件与信号如下，重点体现主存储器的组成、读写过程与字位扩展方案。

• 主存储器
• 数据总线
• 地址总线
• 控制总线
• CP

第24页：地址总线

• 地址总线用于选择主存储器的一个存储单元（字或字节），其位数决定了能够访问的存储单元的最大数目，称为最大可寻址空间。例如，当按字节寻址时，20位的地址可以访问1MB的存储空间，32位的地址可以访问4GB的存储空间。

第25页：数据总线

• 数据总线用于在计算机各功能部件之间传送数据，数据总线的位数（总线的宽度）与总线时钟频率的乘积，与该总线所支持的最高数据吞吐（输入/输出）能力成正比。

第26页：控制总线

• 控制总线用于指明总线的工作周期类型和本次入/出完成的时刻，总线的工作周期可以包括主存储器读周期、主存储器写周期、I/O设备读周期、I/O设备写周期，即用不同的总线周期来区分要用哪个部件（主存或I/O设备）和操作的性质（读或写）；还有直接存储器访问（DMA）总线周期等。

第27页：主存储器的读写过程数据寄存器读过程

主存储器的读写过程数据寄存器读过程

本页为结构/流程示意图，图中标注的主要部件与信号如下，重点体现主存储器的组成、读写过程与字位扩展方案。

• 主存储器
• 地址寄存器

第28页：静态存储器存储原理

静态存储器存储原理6-Transistor SRAM

• 写1.给位线（bit）要写的信号值，2.选中字线
• 读1.选中字线2.被选中单元的值被送到位线上3.信号放大器检测到信号，并输出replaced with pullupto save area1001

第29页：主存储器

主存储器

本页为结构/流程示意图，图中标注的主要部件与信号如下，重点体现主存储器的组成、读写过程与字位扩展方案。

• 数据总线
• 地址总线

第30页：SRAM典型时序写时序

SRAM典型时序写时序

本页为结构/流程示意图，图中标注的主要部件与信号如下，重点体现存储器读写过程中地址、片选与读写命令的时序配合。

• OE

第31页：静态存储器字、位扩展看教学计算机系统

静态存储器字、位扩展看教学计算机系统的存储器实际组成的例子

该存储器的容量为4096个字，每个字的字长为16位。存储器芯片选用有2048个存储单元、每个存储单元由8位组成的静态存储器芯片LS6116，为此，必须用两块芯片实现由2048个存储单元扩展容量到4096个存储单元（字扩展），再用两块芯片实现由8位长度扩展长度到16位字长（位扩展），共用4片芯片。

为访问2048个存储单元，需要使用11位地址，应把地址总线的低11位地址送到每个存储器芯片的地址引脚；对地址总线的高位部分进行译码，产生的译码信号送到相应的存储器芯片的片选信号引脚/CS，用于选择让哪一个地址范围内的存储器芯片工作，保证不同存储器芯片在时间上以互斥方式（分时）运行。还要向存储器芯片提供读写控制信号/WE，以区分是读、还是写操作，/WE信号为高电平是读，为低是写。

第32页：静态存储器字

静态存储器字

本页为结构/流程示意图，图中标注的主要部件与信号如下，重点体现主存储器的组成、读写过程与字位扩展方案。

• 地址总线
• 译码器