15 第4章第2讲 动态存储器和教学计算机存储器设计.ppt

第1页：第三单元层次存储器系统第二讲动态存储器

第三单元层次存储器系统第二讲动态存储器

本页为结构/流程示意图，图中标注的主要部件与信号如下，重点体现动态存储器芯片的读写原理与刷新要求。

第2页：内容提要：有关大实验的说明、动态存储器

• 有关大实验的说明
• 动态存储器
• 教学计算机存储器设计

第3页：关于大实验检查

关于大实验检查

• 请各组抓紧时间，完成大实验设计和调试。
• 15周(12月15日至19日)进行并完成最终检查。请同学们按组准备好以下材料：–调试完成的教学计算机
  • 检查方案：供检查设计的汇编语言程序以及预期结果（包含扩展指令）
  • 设计文档
• 最终检查时间、地点请各班科代表在14周与我们确定。
• 16周，请各班选出一组，在课堂上和大家交流

第4页：大实验提交文档列表

大实验提交文档列表

• 指令系统设计文档
  • 指令系统列表
  • 设计说明；
• 运算器设计文档
  • 线路逻辑图
  • 设计说明
  • 有关GAL芯片的逻辑表达式
• 控制器设计文档（包括组合逻辑和微程序）
  • 线路逻辑图
  • 指令执行流程图
  • 指令执行流程表
  • 有关GAL、MACH芯片的逻辑表达式
• 内存储器、总线、接口等部分设计文档
  • 线路逻辑图
  • 设计说明
• 软件设计文档
  • 对监控程序、交叉汇编程序修改的文档和源程序
• 组装、调试过程中遇到的问题和相应的解决办法
• 项目完成后的心得体会、有关建议和意见

第5页：大实验评分标准

大实验评分标准

• 完成基本要求，起评分数为80分，视情况酌情增减。–监控程序运行正确（微程序和组合逻辑）
  • 扩展指令能正常运行
  • 提供的实验报告完整，规范
• 有创新和特色，可有加分因素。–修改了监控，能完成对扩展指令的汇编
  • 修改交叉汇编
• 其他
  • 你们认为有特点的地方，可以陈述
• 总评成绩=40%*考试成绩+50%*大实验成绩+10%*作业成绩
• 若考试成绩低于特定值，则无论实验成绩如何，均为不及格

第6页：层次存储器系统选用生产与运行成本不同

6层次存储器系统选用生产与运行成本不同的、存储容量不同的、读写速度不同的多种存储介质，组成一个统一的存储器系统，使每种介质都处于不同的地位，发挥不同的作用，充分发挥各自在速度容量成本方面的优势，从而达到最优性能价格比，以满足使用要求。例如，用容量更小但速度最快的SRAM芯片组成CACHE，容量较大速度适中的DRAM芯片组成MAIN MEMORY，用容量特大但速度极慢的磁盘设备构成VIRTUAL MEMORY。

第7页：程序的局部性原理

程序的局部性原理

• 程序在一定的时间段内通常只访问较小的地址空间
• 两种局部性：–时间局部性
  • 空间局部性地址空间访问概率

第8页：现代计算机的层次存储器系统

现代计算机的层次存储器系统

• 利用程序的局部性原理:–以最低廉的价格提供尽可能大的存储空间
  • 以最快速的技术实现高速存储访问ControlDatapathSecondaryStorage(Disk)ProcessorRegistersMainMemory(DRAM)SecondLevelCache(SRAM)On-ChipCache1nsMillisecondsGBSpeed (ns):10ns50-100nsMB-GB100sSize (bytes):KB-MBTertiaryStorage(Disk)SecondsTerabytes

第9页：SRAM典型时序写时序

SRAM典型时序写时序

本页为结构/流程示意图，图中标注的主要部件与信号如下，重点体现存储器读写过程中地址、片选与读写命令的时序配合。

• OE

第10页：动态存储器的存储原理

动态存储器的存储原理

• 动态存储器，是用金属氧化物半导体（MOS）的单个MOS管来存储一个二进制位（bit）信息的。信息被存储在MOS管T的源极的寄生电容CS中，例如，用CS中存储有电荷表示1，无电荷表示0。

第11页：动态存储器与内存设计

11+ +--VDDCS字线位线T写1：使位线为低电平，高，T导通，低，T截止

低若CS上无电荷，则VDD向CS充电；把1信号写入了电容CS中。若CS上有电荷，则CS的电荷不变，保持原记忆的1信号不变。

第12页：动态存储器与内存设计

12+ +--VDDCS字线位线T写1：使位线为低电平，高，T导通，低，T截止

低若CS上无电荷，则VDD向CS充电；把1信号写入了电容CS中。若CS上有电荷，则CS的电荷不变，保持原有的内容1不变；。

第13页：动态存储器与内存设计

13+ +--VDDCS字线位线T高，T导通，低，T截止

高写0：使位线为高电平，若CS上有电荷，则CS通过T放电；若CS上无电荷，则CS无充放电动作，保持原记忆的0信号不变。把0信号写入了电容CS中。

第14页：字线位线T高

14VDDCS字线位线T高，T导通，低，T截止

高写0：使位线为高电平，若CS上有电荷，则CS通过T放电；若CS上无电荷，则CS无充放电动作，保持原记忆的0信号不变。把0信号写入了电容CS中。

第15页：动态存储器与内存设计

动态存储器与内存设计

本页为结构/流程示意图，图中标注的主要部件与信号如下，重点体现动态存储器原理与教学计算机存储器设计。

第16页：光盘存储设备

光盘存储设备

本页为结构/流程示意图，图中标注的主要部件与信号如下，重点体现只读、一次写与可擦写光盘的存储原理与组成。

第17页：破坏性读出

破坏性读出：读操作后，被读单元的内容一定被清为零，必须把刚读出的内容立即写回去，通常称其为预充电延迟，它影响存储器的工作频率，在结束预充电前不能开始下一次读。要定期刷新：在不进行读写操作时，DRAM存储器的各单元处于断路状态，由于漏电的存在，保存在电容CS上的电荷会慢慢地漏掉，为此必须定时予以补充，通常称其为刷新操作。

刷新不是按字处理，而是每次刷新一行，即为连接在同一行上所有存储单元的电容补充一次能量。刷新有两种常用方式：集中刷新，停止内存读写操作，逐行将所有各行刷新一遍；分散刷新，每一次内存读写后，刷新一行，各行轮流进行。

或在规定的期间内，如2 ms，能轮流把所有各行刷新一遍。快速分页组织的存储器：行、列地址要分两次给出，但连续地读写用到相同的行地址时，也可以在前一次将行地址锁存，之后仅送列地址，以节省送地址的时间，支持这种运行方式的被称为快速分页组织的存储器。

第18页：动态存储器

动态存储器

本页为结构/流程示意图，图中标注的主要部件与信号如下，重点体现动态存储器芯片的读写原理与刷新要求。

• 数据总线

第19页：DRAM写时序

19DRAM写时序ADOE_L256K x

• DRAM写访问开始于:–RAS_L信号有效
  • 两种写方式: WE_L信号早和晚于CAS_L信号有效

第20页：DRAM读时序

20DRAM读时序ADOE_L256K x

• DRAM读访问开始于:–RAS_L信号有效
  • 两种读方式:OE-L早于或晚于CAS_L有效Junk读出数据High Z

第21页：静态和动态存储器芯片特性

静态和动态存储器芯片特性

本页为结构/流程示意图，图中标注的主要部件与信号如下，重点体现动态存储器芯片的读写原理与刷新要求。

第22页：主存储器的多体结构为了提高计算机系统

主存储器的多体结构为了提高计算机系统的工作效率，需要提高主存储器的读写速度

为此可以实现多个能够独立地执行读写的主存储器体，以便提高多个存储体之间并行读写的能力。多体结构同时适用于静态和动态的存储器。

考虑到程序运行的局部性原理，多个存储体应按低位地址交叉编址的方式加以组织。类似的也可按一体多字的方式设计存储器。

第23页：地址寄存器主存储器存储体

地址寄存器主存储器存储体

本页为结构/流程示意图，图中标注的主要部件与信号如下，重点体现主存储器的组成、读写过程与字位扩展方案。

• 主存储器
• 数据总线
• 地址寄存器

第24页：地址寄存器数据总线

地址寄存器数据总线

本页为结构/流程示意图，图中标注的主要部件与信号如下，重点体现总线的概念、分类、仲裁与通讯方式。

• 数据总线
• 地址寄存器

第25页：高速缓冲存储器

• 程序的局部性原理:–时间局部性：最近被访问过的程序和数据很可能再次被访问
  • 空间局部性：CPU很可能访问最近被访问过的地址单元附近的地址单元。
• 利用程序的局部性原理：–使用尽可能大容量的廉价、低速存储器存放程序和数据。–使用高速存储器来满足CPU对速度的要求。
• DRAM速度慢，但容量大，价格低
  • 可用于实现大容量的主存储器系统。
• SRAM速度快，但容量小，价格高
  • 用于实现高速缓冲存储器Cache。

第26页：小结：设计主存储器

• 设计主存储器
  • 确定最大寻址空间
  • 确定字长
  • 确定读写时序
  • 得到控制信号

第27页：TEC-2000教学计算机系统

教学计算机TEC-2000存储器设计

• 设计要求
  • 需要ROM来存放监控程序
  • 需要RAM供用户和监控程序使用
  • 能够让用户进行扩展
• 设计原则
  • 尽量简单，能体现出原理课教学要求
  • 不追求高速度

第28页：控制总线设计

控制总线设计

• 时钟信号
  • 与CPU时钟同步（降低了CPU主频）
• 读写信号/MIOREQ/WE000内存写/MWR接/WE001内存读/MRD接/OE010I/O写/WR011I/O读/RD1XX不用用DC3实现

第29页：TEC-2000教学计算机系统

TEC-2000教学计算机系统

本页为结构/流程示意图，图中标注的主要部件与信号如下，重点体现教学计算机的硬件组成、软件配置与支持的教学实验。

• 译码器

第30页：地址总线设计

地址总线设计

• 片选信号
  • A15、A14和A13最高位地址译码产生
  • /MMREQ作为使能信号
• 地址信号
  • A10~A0：11位地址
  • 1个地址单元对应4个地址
  • 来自地址寄存器用DC5实现

第31页：TEC-2000教学计算机系统

TEC-2000教学计算机系统

本页为结构/流程示意图，图中标注的主要部件与信号如下，重点体现教学计算机的硬件组成、软件配置与支持的教学实验。

• 译码器

第32页：微程序控制器部件组成

微程序控制器部件组成

本页为结构/流程示意图，图中标注的主要部件与信号如下，重点体现56位微指令字长、下地址字段与控制存储器的芯片配置。

• 数据总线
• 地址总线
• OE

第33页：内存储器和串行接口存储器由2组8位区组成

内存储器和串行接口存储器由2组8位区组成，可运行于8位或16位方式；每组由1片2716 RAM和2片28C64 ROM芯片组成，亦可选用2764 ROM芯片。对16位地址的最高3位译码，产生8个存储器片选信号，各自对应8192的存储容量。

2路串行接口，其中一路正常运行，另一路经扩展后方可使用。对8位IO端口地址的最高4位译码，产生8个IO芯片的片选信号。

1片双2-4译码器139给出内存和IO的读写命令信号。2片GAL和2片373寄存器用于支持中断响应与处理实验。

第34页：数据总线设计

数据总线设计

• 与内部总线相连
• 三态门控制

第35页：思考题和作业1.多级结构

思考题和作业1.多级结构的存储器系统由哪几级组成？每一级存储器一般使用何种类型的存储介质？这些介质的主要特性是什么？在多级结构的存储器系统中，何谓信息的一致性和包含性原则？2.存储器读写操作时，地址信号、片选信号、读写命令、读出的数据或写入的数据在时序配合上要满足什么关系？作业请在网络学堂下载，请使用手写版交作业。本次作业和下次的Cache作业一起在下周五交。