第1页：第四单元输入
第四单元输入
本页为结构/流程示意图，图中标注的主要部件与信号如下，重点体现输入输出系统的作用、功能、组成与需要解决的主要问题。
第2页：教学内容安排：第一讲输入/输出系统
教学内容安排
- 第一讲输入/输出系统概述和输入/输出方式
- 第二讲总线
- 第三讲接口电路
- 第四讲输入设备和输出设备
- 第五讲本单元小结及考试说明
第3页：第二讲总线
第二讲总线
本页为结构/流程示意图，图中标注的主要部件与信号如下，重点体现总线的概念、分类、仲裁与通讯方式。
第4页：主要教学内容：总线概念、总线分类
主要教学内容
第5页：处理器和其他组成部分的接口
处理器和其他组成部分的接口
- 输入/输出系统设计受到多方面因素的影响（可扩展性，可恢复性等）
- 性能:—访问延迟—吞吐量—设备和系统的连接关系—层次存储系统—操作系统
- 用户和应用也各不相同
第6页：输入输出系统
输入/输出系统
- 设备用于人机交互
- 总线定义了交互的通信协议/标准:–PCI
- 标准十分重要:–不同公司设计的外部设备，应该能在同一计算机上安装使用。–不同公司的计算机也应该可以使用某一外部设备。–外部设备的通讯速度差异很大
第7页：什么是bus
什么是bus?
- 公共汽车：一种大众交通工具
- 一组导线
- 共同点:多个使用者共享通道
第8页：计算机总线
计算机总线
- 共享的信息通道
- 用于连接计算机多个子系统（部件）
- 总线也是连接复杂巨系统的一种基本工具
- 功能抽象ControlDatapathMemoryProcessorInputOutput
第9页：输入输出系统
输入输出系统
本页为结构/流程示意图，图中标注的主要部件与信号如下，重点体现输入输出系统的作用、功能、组成与需要解决的主要问题。
第10页：使用总线的好处
使用总线的好处
- 解决外部设备“杂”的问题：–容易增添新的设备
- 降低成本：–总线可供多个设备共享
- 简化设计MemoryProcessorI/ODeviceI/ODeviceI/ODevice
第11页：总线的劣势
总线的劣势
- 容易成为信息通道的瓶颈
- 总线的最高速度主要由下列因素决定：–总线长度
- 延迟是否差异较大？
- 数据传输率差异较大？MemoryProcessorI/ODeviceI/ODeviceI/ODevice
第12页：总线的一般组成
总线的一般组成
- 控制线:–总线请求信号及数据接收信号
- 数据线在源设备和目标设备间传送信息
第13页：主设备和从设备
主设备和从设备
- 总线事务包括两个部分：–发起命令（和地址）
- 主设备是总线事务的发起者：–发出命令（和地址）
- 从设备是总线事务的响应者：–若主设备发出的是读命令，则将数据发送到主设备
- 否则，接收主设备发来的写入数据总线主设备总线从设备主设备发起传输动作数据可双向传输
第14页：总线类型
- 处理器-主存总线（专用）
- 保证主存储器-处理器之间的高带宽
- 输入/输出总线（行业标准）
- 通常距离较长，速度较慢
- 需要适应多种输入/输出设备
- 和处理器-主存总线通过桥连接（或通过主板总线）
- 主板总线（行业标准或专门设计）
- 主板：连接各部件器件的底盘
- 应允许处理器、主存储器和输入/输出设备互连
- 应有价格优势：所有组件连接在一条总线上
第15页：单总线计算机
单总线计算机：主板总线
- 使用一条总线：–处理器和主存储器之间通信
- 优点：简单、成本低
- 缺点：速度慢，总线将成为系统瓶颈
- 应用：IBM PC
- ISA EISA、PDP-1处理器主存储器输入/输出设备主板总线
第16页：双总线系统
双总线系统
- 输入/输出总线通过适配器和处理器-主存总线相连：–处理器-主存总线：主要用于处理器和主存储器之间的通信
- 应用举例：–Apple Macintosh II
- NuBus：处理器、主存和选定的少量I/O设备
- SCSI总线：其余I/O设备处理器主存处理器-主存总线总线适配器输入/输出总线总线适配器总线适配器输入/输出总线输入/输出总线
第17页：总线系统
三总线系统
- 主板总线连接到处理器-主存总线
- 处理器-主存总线主要用于处理器和主存之间数据交换
- I/O总线连接到主板总线
- 优点
- 例：现代PC基本采用的结构
第18页：现代PC总线
现代PC总线
本页为结构/流程示意图，图中标注的主要部件与信号如下，重点体现总线的概念、分类、仲裁与通讯方式。
第19页：总线结构一组导线接口
总线结构一组导线接口
本页为结构/流程示意图，图中标注的主要部件与信号如下，重点体现总线的概念、分类、仲裁与通讯方式。
第20页：同步和异步总线
同步和异步总线
- 同步总线：–控制线中包含有一根时钟信号线
- 例如：主设备提出总线请求后5个时钟周期，可以获得能否使用总线的信号。–优点：逻辑简单、高速
- 总线上所有设备必须按时钟频率工作
- 为防止时钟信号扭曲，高速工作时，总线距离必须足够短
- 异步总线：–不使用统一的时钟
- 可适应设备的不同速度
- 不用担心时钟信号扭曲，距离可较长
- 使用握手协议
第21页：计算机总线
计算机总线
本页为结构/流程示意图，图中标注的主要部件与信号如下，重点体现总线的概念、分类、仲裁与通讯方式。
第22页：总线事务
第23页：计算机总线
仲裁：获得总线使用权
- 总线设计中重要问题之一：–如何为需要使用总线的设备保留总线？
- 可通过主—从设备的安排来避免冲突：–只允许总线主设备发起总线事务，控制所有总线请求
- 最简单的设计：–处理器作为唯一的总线主设备
- 所有总线请求均由处理器控制
- 主要缺点：处理器被卷入到每一个总线事务中总线主设备总线从设备控制信号：主设备发起总线事务数据可双向传输
第24页：多个总线主设备
多个总线主设备
- 总线仲裁的基本要求：–某总线主设备使用总线前应发出总线请求
- 只有得到授权后，主设备才能使用总线
- 使用完毕后，主设备应通知仲裁器
- 总线仲裁器在以下两方面取得平衡：–优先权：优先级高的设备应该得到优先服务
- 公平性：最低优先级的设备也不能永远被排除在总线服务之外
- 总线仲裁方式：–集中仲裁和分布仲裁
- 集中仲裁：例如，交通警察在路口指挥交通
- 分布仲裁：路口没有交通警察，所有车辆先停下，确认其他方向没有来车后通行
- 优先级仲裁：例如，救护车在道路上有高优先级
第25页：总线仲裁
总线仲裁（续）
- 总线仲裁可以分为4类:–菊链仲裁：所有设备共用一个总线请求信号
- 集中平行仲裁：通过集中的仲裁器进行
- 通过自我选择进行分布式仲裁：每个要使用总线的设备将自己的标识放在总线上。–碰撞检测：以太网使用。
第26页：菊链仲裁
- 优点：简单
- 缺点：–无法保证公平性低优先级设备可能得不到总线使用权
- 总线授权信号的逐级传递限制了总线的速度BusArbiterDevice 1HighestPriorityDevice NLowestPriorityDevice 2GrantGrantGrantReleaseRequestwired-OR
第27页：集中平行仲裁
集中平行仲裁
- 用于几乎所有处理器-主存总线和一些高速输入/输出总线总线仲裁器设备1设备N设备2授权请求
第28页：最简单的总线模式
最简单的总线模式
- 所有设备同步工作
- 所有设备以同样的速度工作
- =>简单的协议
第29页：简单的同步协议
简单的同步协议
- 就是处理器-主存储器总线也比它复杂
- 主存（从设备）需要响应时间
- 需要控制数据速度BReqBGCmd+AddrR/WAddressData1Data2Data
第30页：典型的同步协议
典型的同步协议
- 从设备指示何时开始传送数据
- 实际传送开始后，按总线时钟传送数据BReqBGCmd+AddrR/WAddressData1Data2DataData1Wait
第31页：典型的异步协议
典型的异步协议
本页为结构/流程示意图，图中标注的主要部件与信号如下，重点体现主存储器的组成、读写过程与字位扩展方案。
第32页：增加总线带宽
增加总线带宽
- 数据总线和地址总线分离
- 地址和数据可在一个总线周期内传输
- 代价：(a)更多的数据线, (b)增加了复杂度
- 数据总线宽度
- 增加数据总线宽度，可用更少的总线周期传送相同的数据
- 代价：更多的数据线
- 成组传送
- 允许总线在多个连续的周期传输多个字的信息
- 只需在传送开始时发送一次地址
- 仅在最后一个字传完毕后才释放总线
- 代价：(a)增加复杂度(b)降低了请求的响应时间
第33页：并行总线协议
并行总线协议
本页为结构/流程示意图，图中标注的主要部件与信号如下，重点体现总线的概念、分类、仲裁与通讯方式。
第34页：多主设备总线提高事务数量
多主设备总线提高事务数量
- 仲裁重叠
- 总线占用
- 在没有其他主设备请求总线的情况下，某主设备一直占用总线，完成多个总线事务
- 地址、数据传送重叠
- 分时段(或包交换)总线
- 将地址时段和数据时段彻底分开
- 分别进行仲裁
- 地址段产生一个标记和数据段对应
- 在现代内存总线上，应用了上述全部技术
第35页：高速总线
第36页：计算机总线
PCI总线
- 外部组件互连总线
- 64位地址和数据线互用
- 主频66MHz，带宽528MB/s
第37页：计算机总线
PCI总线的读/写事务
- 所有信号在时钟正边沿采样
- 集中平行仲裁
- 所有事务可无限制成组传送
- 地址段起始于FRAME#信号有效
- 第一时钟周期主设备发出cmd和address
- 数据传送
- 当主设备准备好传输数据，主设备发出IRDY#信号
- 从设备准备好传输数据，发出TRDY#信号
- 上述两个信号均有效时的时钟上升沿开始传送数据
- 主设备准备结束数据传送时，将FRAME#信号失效
第38页：总线读事务
总线读事务
本页为结构/流程示意图，图中标注的主要部件与信号如下，重点体现总线的概念、分类、仲裁与通讯方式。
第39页：计算机总线
计算机总线
本页为结构/流程示意图，图中标注的主要部件与信号如下，重点体现总线的概念、组成、仲裁与通讯方式。
第40页：计算机总线
PCI优化
- 尽量使总线有效传输
- 总线占用
- 为上一主设备保留总线授权，直到有其他主设备申请使用总线
- 得到授权的主设备可在不仲裁的情况下直接开始下一传送过程
- 仲裁时长
- 主设备和从设备尽力延长传输流（使用xRDY）
- 从设备使用STOP (abort or retry)信号终止连接
- 主设备通过FRAME信号终止连接
- 仲裁器通过GNT信号终止连接
- 延迟(挂起,时段分离)事务
第41页：高速缓冲存储器
PCI的其他问题
- 中断：–用于支持控制I/O设备
- Cache一致性：–用于支持I/O和多处理器
- 加锁：–支持分时操作, I/O和多处理器
- 可配置地址空间
第42页：计算机总线
计算机总线
本页为结构/流程示意图，图中标注的主要部件与信号如下，重点体现总线的概念、分类、仲裁与通讯方式。
第43页：主存储器
Tec-2000的总线设计
- 内部总线IB
- ALU、IR、ARH、ARL
- 指令寄存器低8位，程序状态字，ALU输出，手拨开关，中断向量
- 外部总线OB
- 地址总线：从ALU接收地址
- 控制总线：MIO、REQ、W/R
- 仲裁方式
- 输入/输出方式
