07 第2章第7讲 运算器总结和复习.ppt

第1页：第一单元第七讲运算器总结和复习

第一单元第七讲运算器总结和复习

本页为结构/流程示意图，图中标注的主要部件与信号如下，重点体现运算器的功能、组成、控制信号与操作使用方式。

• 运算器

第2页：内容提要运算器功能

内容提要运算器功能

本页为结构/流程示意图，图中标注的主要部件与信号如下，重点体现4位位片结构运算器Am2901的内部组成与数据通路。

• 运算器
• Am2901

第3页：数据类型

• 逻辑型数据
  • 真（1）、假（0）
• 字符型数据
  • 单字符
• ASCII、UNICODE
  • 字符串
• 字符的拼接、存储
• 数值型数据
  • 整数、定点小数、浮点数
  • 原码表示、反码表示、补码表示

第4页：数据检错和纠错

数据检错和纠错

• 原理
  • 增加冗余线路，使合法码字带有某种特征。–检查码字，是否保持这种特征。–如果还能指出是哪一位出错，则可纠错。
• 方法
  • 奇偶校验码、海明校验码、循环冗余码

第5页：海明码数据位与校验位关系1.数据位有k位

海明码数据位与校验位关系1.数据位有k位，校验位有r位，如要求可发现并改正一位错，则：2r个不同的编码中，至少有1个编码来表示没有错误；有k+r个编码来表示其中哪一为出错。即：2rk+r+12.如果还需要发现两位错，则r位中，至少需要有一位来表示是1位错还是2位错，剩下的r-1位来表示1位错中哪一位出错。

则：2r-1k+r。

第6页：海明码数据位与校验位关系

海明码数据位与校验位关系

• 若海明码的最高位为m，最低位为1，即编码完成后的整个码字为HmHm-1…H1。
• 校验位和数据位共有m位，其中，校验位Pi在海明码中被分配的位号为2i-1号，其余的位为数据位。
• 海明码的每一位编码Hi由多个校验位校验，其关系是被校验的每一位位号要等于校验它的各个校验位的位号之和。

第7页：海明码数据位与校验位关系例

海明码数据位与校验位关系例：数据位有8位，校验位有5位，才能发现并改正一位错，并发现两位错。共13位编码，校验位为其中第1、2、4、8和13位。

其余为数据位。P5D8D7D6D5P4D4D3D2P3D1P2P1。

他们的校验关系为（偶校验）：P1=D1D2D4D5D7S1= P1D1D2D4D5D7P2= D1D3D4D6D7S2= P2D1D3D4D6D7P3= D2D3D4D8S3= P3D2D3D4D8P4= D5D6D7D8S4=P4D5D6D7D8P5= D1D2D3D4D5D6D7D8P1P2P3P4S5= P5D1D2D3D4D5D6D7D8P1P2P3P4。

第8页：检错纠错码1.K位码有2K个编码状态

检错纠错码1.K位码有2K个编码状态

本页为结构/流程示意图，图中标注的主要部件与信号如下，重点体现奇偶校验位的形成与并行数据传送中的检错实现电路。

第9页：检错纠错能力4.对k位数据位

检错纠错能力4.对k位数据位

本页为结构/流程示意图，图中标注的主要部件与信号如下，重点体现数据编码中检错与纠错能力的获得方式与冗余度关系。

第10页：数值数据在计算机内的格式定点小数

数值数据在计算机内的格式定点小数

本页为结构/流程示意图，图中标注的主要部件与信号如下，重点体现浮点数的规格化表示、IEEE 754标准与加减乘除运算步骤。

第11页：定点小数表示

定点小数表示: Ns N1N2… Nn[ X ] =[ X ] =[ X ]

• 0反X(2-2)+ X-n0
• X <1-1 < X
• 0补X2 + XMod ( 2-2 )0
• X < 1-1
• X
• 0Mod 20
• X < 1-n（纯小数）原码，反码，补码的定义

第12页：原反补码表示

原反补码表示

• 正数的原码，反码，补码表示均相同，–符号位为0，数值位同数的真值。
• 零的原码和反码均有2个编码，补码只一个码
• 负数的原码，反码，补码表示均不同，–符号位为1，数值位：原码为数的绝对值；–反码为每一位均取反码；–补码为反码再在最低位+1；–由[X]补求[-X]补：每一位取反后再在最低位+1；––由[X]补求X的真值：X=-1 +Xi* 2-ii=1n

第13页：浮点数表示规格化科学计数法

浮点数表示规格化科学计数法

本页为结构/流程示意图，图中标注的主要部件与信号如下，重点体现浮点数的规格化表示、IEEE 754标准与加减乘除运算步骤。

第14页：浮点数与浮点运算

数据及数据类型–1.986 *10-7–878,003,010–“4UCB”AD

• 计算机中的数据可以表示任何事情：指令、操作数等，由上层次的抽象计算机来判断。
• 对存储内容的错误理解：–将ASCII码当作浮点数，指令作为数据，整数可能成为指令, ...–程序中的安全漏洞001101000101 0101 0100 0011 0100 0010

第15页：原码一位乘法

原码一位乘法

本页为结构/流程示意图，图中标注的主要部件与信号如下，重点体现定点小数与整数的原码、反码、补码表示及加减运算实现。

• ALU
• Q0
• Q3

第16页：寄存器移位输入信号

寄存器移位输入信号

本页为结构/流程示意图，图中标注的主要部件与信号如下，重点体现最高位与最低位移位输入信号的形成与控制码规定。

• ALU
• RAM0
• RAM15
• Q0
• Q15
• R0

第17页：补码乘法

补码乘法

本页为结构/流程示意图，图中标注的主要部件与信号如下，重点体现定点小数与整数的原码、反码、补码表示及加减运算实现。

• ALU
• Q0
• Q3

第18页：运算器总结复习

运算器总结复习

本页为结构/流程示意图，图中标注的主要部件与信号如下，重点体现数据类型、乘除算法与运算器设计的单元复习。

第19页：原码一位除法

原码一位除法

• 恢复余数法
  • 余数-除数；余数为Ri
  • 若Ri>0，则上商1，余数左移1位，Ri+1=2 Ri-Y。–若Ri<0，则上商0，（Ri+Y）再左移。Ri+1=2( Ri+Y)-Y；即：Ri+1=2( Ri+Y)-Y=2 Ri+Y
  • 继续；直到余数为0或精度足够。
• 加减交替法（不恢复余数法）
  • 被除数-除数；余数为Ri
  • 若Ri>0，则上商1，余数左移1位，Ri+1=2 Ri-Y。–若Ri<0，则上商0，不恢复余数，直接对Ri左移，然后+Y，可得新的余数。Ri+1=2 Ri+Y

第20页：算术逻辑运算电路

• 32-位除数寄存器，32-位ALU, 64-位余数（被除数）寄存器余数(商)除数32-bit ALUWriteControl32 bits64 bits左移除法的实现余数符号位求反

第21页：寄存器移位输入信号

寄存器移位输入信号

本页为结构/流程示意图，图中标注的主要部件与信号如下，重点体现最高位与最低位移位输入信号的形成与控制码规定。

• ALU
• RAM0
• RAM15
• Q0
• Q15
• R0

第22页：实现运算的逻辑电路

实现运算的逻辑电路

本页为结构/流程示意图，图中标注的主要部件与信号如下，重点体现4位位片结构运算器Am2901的内部组成与数据通路。

• ALU
• 乘商寄存器
• 寄存器组
• OVR

第23页：Am2901的8种运算功能

Am2901的8种运算功能

本页为结构/流程示意图，图中标注的主要部件与信号如下，重点体现ALU的3位功能选择码与R+S、S-R、R∨S等8种运算的对应关系。

• 乘商寄存器
• 锁存器
• 三选一
• 二选一
• Am2901
• RAM0

第24页：Am2901位片运算器

Am2901位片运算器

本页为结构/流程示意图，图中标注的主要部件与信号如下，重点体现4位位片结构运算器Am2901的内部组成与数据通路。

• 运算器
• 锁存器
• 三选一
• 二选一
• RAM0
• Q0

第25页：Am2901位片运算器

25Am2901完成功能需要的控制信号

• 数据组合（I2 I1 I0）
• 功能代码（I5 I4 I3）
• 结果处理（I8 I7 I6）
• A口地址
• B口地址
• 最低位进位控制信号（SCi）
• 状态寄存器接收信号（SST）
• 移位控制信号（SSH）

第26页：浮点运算部件

浮点运算部件

本页为结构/流程示意图，图中标注的主要部件与信号如下，重点体现浮点数的规格化表示、IEEE 754标准与加减乘除运算步骤。

第27页：提高计算机性能

提高计算机性能

• 首先是提高集成电路的工艺水平，带动半导体器件性能的提高。
• 计算机体系结构和组成方面的创新和进步
  • 提高并行性。
• 将任务分解，使在同一时间段内能处理多个任务，提高资源利用率。
• 扩大资源数量，使之能处理的任务量得到提高。
• 资源共享，使多个任务能共同使用资源得到完成。

第28页：计算机并行性

计算机并行性

• 时间重叠（time interleaving）
  • 使多个处理过程轮流重叠地使用同一套硬件设备的不同部分（流水线）
• 资源重复（resource replication）
  • 使用多个硬件资源同时工作
• 资源共享（Resource sharing）
  • 多个处理任务按一定规则来使用同一资源

第29页：运算器并行

运算器并行

• 时间重叠（以浮点运算器进行浮点加法为例）计算阶差对阶尾数相加规格化计算阶差对阶尾数相加规格化计算阶差对阶尾数相加规格化计算阶差对阶尾数相加规格化

第30页：运算器总结复习

运算器总结复习

本页为结构/流程示意图，图中标注的主要部件与信号如下，重点体现数据类型、乘除算法与运算器设计的单元复习。

第31页：第一单元教学内容复习与总结学习该单元

第一单元教学内容复习与总结学习该单元

本页为结构/流程示意图，图中标注的主要部件与信号如下，重点体现浮点数的规格化表示、IEEE 754标准与加减乘除运算步骤。

• 运算器

第32页：第一单元教学内容复习与总结学习该单元

第一单元教学内容复习与总结学习该单元

本页为结构/流程示意图，图中标注的主要部件与信号如下，重点体现海明码校验位位数确定方法与一位错的发现、定位和改正。

• 运算器

第33页：第一单元教学内容复习与总结进位记数法

第一单元教学内容复习与总结进位记数法

本页为结构/流程示意图，图中标注的主要部件与信号如下，重点体现进位记数法、进制转换与定点数的编码格式。

第34页：浮点数与浮点运算

浮点数与浮点运算

本页为结构/流程示意图，图中标注的主要部件与信号如下，重点体现浮点数的规格化表示、IEEE 754标准与加减乘除运算步骤。

第35页：第一单元教学内容复习

第一单元教学内容复习

本页为结构/流程示意图，图中标注的主要部件与信号如下，重点体现进位记数法、进制转换与定点数的编码格式。

第36页：第一单元教学内容复习与总结运算器部件

第一单元教学内容复习与总结运算器部件

本页为结构/流程示意图，图中标注的主要部件与信号如下，重点体现4位位片结构运算器Am2901的内部组成与数据通路。

• 运算器
• Am2901
• GAL