06 嵌入式系统的存储器.pptx

第1页：嵌入式系统的存储器章节封面与导览

嵌入式系统的存储器章节封面与导览

本页以图示为主，展示嵌入式系统原理与设计课件嵌入式系统的存储器章节封面与导览部分的相关内容，源文件未提取到更多文字，建议对照原课件图片查看。

第2页：分类

分类

• 内容
  • 分类
  • SRAM原理及应用
    • IDT7164（6264
  • 双端口RAM原理及应用
    • IDT7007
  • SDRAM原理及应用
  • FLASH
    • NORFLASH
    • NANDFLASH
  • 串行EEPROM

第3页：存储器基本概念

存储器基本概念

• 存储器基本概念
  • 计算机是能按照指令对各种数据进行自动加工处理的电子设备
  • 存储器用于存储指令（程序）和数据，是计算机必不可少的组成部分
  • 存储器内部存储器和外部存储器
    • 内存是电路板上的半导体存储器件
    • 外存则包括硬盘、光盘、U盘、电子盘及各类存储卡

第4页：存储器实例

存储器实例

• 存储器实例
  • 计算机存储系统结构处理器Cache内部存储器外部存储器

第5页：存储器实例：PC中的存储器Bios内存条

存储器实例：PC中的存储器Bios内存条

• 存储器实例
  • PC中的存储器Bios内存条

第6页：存储器实例：DSP的协处理器应用

存储器实例：DSP的协处理器应用

• 存储器实例
  • DSP的协处理器应用主处理器主处理器RAM、flashRAM、flashDSPDSPRAM、flashRAM、flash模拟/数字转换模拟/数字转换其它外部控制器其它外部控制器模拟信号

第7页：存储器实例：基于

存储器实例：基于

• 存储器实例
  • 基于DM642的嵌入式DVR系统

第8页：存储器实例：8051单片机结构中

存储器实例：8051单片机结构中

• 存储器实例
  • 8051单片机结构中断请求运算器控制器4KBROM128BRAM总线控制器4组I/O扩展片内震荡器中断控制器2个定时器RS-232串口片外晶体控制信号P0P2P1P3RxDTxDT1T2

第9页：存储器实例：基于GX处理器的嵌入

存储器实例：基于GX处理器的嵌入

• 存储器实例
  • 基于GX处理器的嵌入式系统结构CRT/TFT液晶显示器接口GeodeGX处理器DDRSDRAMPCI扩展设备IDE硬盘或CF卡音频电源模块RS-232BIOSUSBCS5535

第10页：存储器实例：基于

存储器实例：基于

• 存储器实例
  • 基于FIC8120单通道DVR系统FIC8120MPEG-4视频编码SOCSAA7113视频A/DSDRAMFlashIDE硬盘RS-232驱动DM9161E以太网物理层接口摄像机CVBS视频输入RS-232接口接串口终端10/100Mbps以太网接口

第11页：存储器实例：ARM9实例

存储器实例：ARM9实例

• 存储器实例
  • ARM9实例——S3C2410ARM9核心板CPU+存储器（flash，SDRAM

第12页：概述

概述

• RM/RMVB/AVI/FLV/MPG/MPEG/DAT/3GP/ASF/DAT/MOV/MP4
• 存储器实例
  • MP4播放器中的存储器华芯飞JZ4740主频为400MHz(130万像素)锂电池K9LAG08UOM2GBNANDFLASH2片K4S641632合计16MBSD卡USB

第13页：存储器类型

存储器类型

• 存储器类型
  • 按接口：串行、并行
  • 按端口：单端口、双端口
  • 按掉电信息是否保留：易失性存储器、非易失性存储器

第14页：存储器类型内存储器非易失性存储器

存储器类型内存储器非易失性存储器

存储器类型内存储器非易失性存储器ROMEPROMEEPROMSRAM易失性存储器Flash串行EEPROM并行EEPROMNANDFlashNORFlashDRAMEDODRAMSDRAM

第15页：SRAM原理

SRAM原理

• SRAM原理
  • 速度快
  • 功耗大
  • 价格贵
  • 集成度低
  • 不需要刷新
  • 应用
    • CACHE
    • 嵌入式系统1234567891011121314151617181920存储单元中的8个数据位存储矩阵中的一个单元

第16页：静态随机存储器

静态随机存储器

• SRAM原理
  • Vcc选通信号T1T2T3T4T5T6QQ#DD#

第17页：静态随机存储器

静态随机存储器

• SRAM结构(IDT7164
  • 管脚及功能功能信号名引脚编号13位地址信号，可寻址8192个存储单元A0~A122~10、21、23~258位数据输出/输出信号D0~D711~13、15~19低有效片选信号CS1#20高有效片选信号CS226低有效写使能信号WE#27低有效输出使能信号OE#22信号地GND14+5V电源Vcc28

第18页：静态随机存储器

静态随机存储器

• SRAM结构(IDT7164)地址数据控制8Kx8存储矩阵地址译码输入/输出控制电路控制逻辑········VccGND0····7007A0A12D0D7CS1#CS2OE#WE#写入数据7读出数据·········

第19页：静态随机存储器

静态随机存储器

• SRAM读写(IDT7164
  • 读时序读周期数据保持时间输出使能到输出有效A0~A12OE#CS1#存储单元读出数据有效数据

第20页：静态随机存储器

静态随机存储器

• SRAM读写(IDT7164
  • 写时序写周期地址建立时间A0~A12WE#处理器写入数据有效数据CS1#数据保持时间

第21页：应用中的SRAM单片机

应用中的SRAM单片机

• 应用中的SRAM单片机SRAM

第22页：SRAM原理及应用

SRAM原理及应用

• 内容
  • 分类
  • SRAM原理及应用
    • IDT7164（6264
  • 双端口RAM原理及应用
    • IDT7007
  • SDRAM原理及应用
  • FLASH
    • NORFLASH
    • NANDFLASH
  • 串行EEPROM

第23页：DPRAM基本概念

DPRAM基本概念

• DPRAM基本概念
  • DPRAM有两套相互独立的地址、数据、控制信号
  • 通过两套信号，两个CPU可同时对DPRAM进行读写
  • 但是，两个CPU不能同时“写”或同时“读/写”同一个存储单元
  • DPRAM内部有相应的功能设计，避免出现读写冲突处理器L处理器R内存L内存R双端口共享RAM数据信号L地址信号L控制信号L数据信号R地址信号R控制信号R存储总线L存储总线R

第24页：双端口

双端口

• DPRAM应用实例主控单片机双端口存储器用于单片机与DSP通信视频编码DSP

第25页：DPRAM实例——IDT7007

DPRAM实例——IDT7007

• DPRAM实例——IDT7007
  • IDT(IntegratedDeviceTechnology)产品
  • 内存容量为32Kx8
  • 5V工作电压
  • 分军品级、工业级和商业级
  • 可通过多片级连扩展到16位或更多

第26页：双端口

双端口

• DPRAM实例——IDT7007
  • 管脚信号功能信号名右端口左端口片选信号。CER#CEL#读写使能信号，高电平为读操作、低电平为写操作。R/WR#R/WL#数据输出使能信号。OER#OEL#地址信号，15位地址可寻址32K存储单元。A0R~A14RA0L~A14L8位数据输入/输出信号。D0R~D7RD0L~D7L信号灯使能，读写信号灯标志位的选通信号。SEMR#SEML#中断输出信号。INTR#INTL#BUSY标志信号，表示两端口同时读写同一单元产生冲突。BUSYR#BUSYL#主、从器件选择，用于多片IDT7007的级连。M/S+5V电源。VCC信号地。GND

第27页：读数据

读数据

• DPRAM实例——IDT7007
  • 内部结构32Kx8存储矩阵仲裁逻辑中断逻辑信号灯逻辑D0L~D7LOEL#CEL#R/WL#D0~D7RROER#CER#R/WR#地址译码器···INTL#SEML#A0L#A14L#BUSYL#OEL#CEL#R/WL#···INTR#SEMR#A0R#A14R#BUSYR#OER#CER#R/WR#M/S#地址读数据读数据写数据输入/输出控制输入/输出写数据控制存储单元选择信号地址译码器存储单元选择信号地址数据数据左数据D0~D8左地址：A0~A14右数据D0~D8右地址：A0~A14左右semaphoresemaphore

第28页：双端口

双端口

• DPRAM实例——IDT7007
  • 读写冲突
    • 两个处理器同时写同一个存储单元
    • 对同一个存储单元，一个端口在读（写），同时另一个端口要写（读
  • 冲突发生时，仲裁逻辑允许先产生读写操作的一方优先完成操作，同时将另一端口的BUSY#信号设置为有效，并在片内禁止其对该存储单元的写操作

第29页：双端口

双端口

• DPRAM实例——IDT7007
  • 端口仲裁逻辑工作方式功能说明输出输入BUSYR#BUSYL#A0L~A14LA0R~A14RCER#CEL#正常访问HH两个端口地址不匹配任意任意正常访问HH两个端口地址匹配任意H正常访问HH两个端口地址匹配H任意BUSY端口禁止写后发起读写的端口为“L”两个端口地址匹配LL

第30页：双端口

双端口

• DPRAM实例——IDT7007
  • BUSY#信号的应用
    • BUSY#信号用于防止DPRAM的两个端口同时“写”或“读/写”同一个存储单元
    • 并不是每个系统都要用BUSY#信号，如用信号灯CPUAWAITCPUBWAIT双端口RAMBL#BR#

第31页：双端口

双端口

• DPRAM实例——IDT7007
  • IDT7007的硬件信号灯（Semaphore
    • 信号灯是指DPRAM中几个可寻址的特殊状态位
    • IDT7007有8个信号灯
    • DPRAM常用于两个处理器之间的通讯，不同处理器之间需要有任务协调机制，避免抢占公共资源时出现冲突，这是信号灯功能
    • 两个处理器用一个信号灯作为共享存储区的占用标志
    • 硬件信号灯不直接控制芯片的工作，只为软件提供支持

第32页：双端口

双端口

• DPRAM实例——IDT7007
  • IDT7007信号灯的访问
    • 专门的选择信号SEML#和SEMR#
    • 用A0、A1、A2三个最低地址寻址8个信号灯
    • 状态用D0送出或读取双端口RAMCPUACPUBD0D0D0LD0RWE#CSnA0~A2WE#CSnA0~A2WEL#SEML#A0L~A2LWER#SEMR#A0L~A2L

第33页：双端口

双端口

• DPRAM实例——IDT7007
  • IDT7007的硬件信号灯状态变化序列例子左边右边端口操作

第34页：D0写信号

D0写信号

• DPRAM实例——IDT7007
  • IDT7007信号灯的原理DQDQD0写信号D0写信号信号灯状态读输出信号灯状态读输出左端口右端口

第35页：双端口

双端口

• DPRAM实例——IDT7007
  • IDT7007的中断信号
    • 通过IDT7007，两个端口上的CPU可以相互给对方发出中断请求，也可以清除对方的中断
    • 左端口写0X7FFF，INTR#产生中断；右端口读0X7FFF，清除INTR#
    • 右端口写0X7FFE，INTL#产生中断；左端口读0X7FFE，清除INTL#
    • 两个地址的值用户定义，不用中断时是普通的RAM单元双端口RAMCPUAINT#CPUBINT#INTL#INTR#

第36页：双端口

双端口

• DPRAM实例——IDT7007
  • IDT7007中断信号的产生左右

第37页：双端口

双端口

• DPRAM实例——IDT7007
  • IDT7007位宽扩展A0L~A14LA0R~A14RD0L~D7LOEL#CEL#BUSYL#R/WL#D0R~D7ROER#CER#BUSYR#R/WR#M/S#A0L~A14LA0R~A14RD0L~D7LOEL#CEL#BUSYL#R/WL#D0R~D7ROER#CER#BUSYR#R/WR#M/S#GND+5V左端口右端口A0L~A14LD8L~D15LOEL#CEL#BUSYL#R/WL#D0L~D7LA0R~A14RD8R~D15ROER#CER#BUSYR#R/WR#D0R~D7R从片IDT7007主片IDT7007

第38页：阅读

阅读

• 课后作业
  • 阅读
    • IDT7007数据手册

第39页：IDT

IDT

• 内容
  • 分类
  • SRAM原理及应用
    • IDT7164（6264
  • 双端口RAM原理及应用
    • IDT7007
  • SDRAM原理及应用
  • FLASH
    • NORFLASH
    • NANDFLASH
  • 串行EEPROM

第40页：SDRAM实例

SDRAM实例

• SDRAM实例
  • MP4播放器中的SDRAMRM/RMVB/AVI/FLV/MPG/MPEG/DAT/3GP/ASF/DAT/MOV/MP4华芯飞JZ4740主频为400MHz(130万像素)锂电池K9LAG08UOM2GBNANDFLASH2片K4S641632合计16MBSD卡USB

第41页：SDRAM实例：纸币图像识别

SDRAM实例：纸币图像识别

• SDRAM实例
  • 纸币图像识别SRAM

第42页：DRAM基本概念

DRAM基本概念

• DRAM基本概念
  • 动态RAM利用MOS管栅极寄生电容存储信息
  • 电容的充电、放电、泄露、补充是一个动态的过程，即动态随机存储器
  • 定期给电容补充电荷的过程(<2ms)，即DRAM的刷新
  • DRAM需要专门的控制器列选通信号行选通信号输入/出信号栅极分布电容行选通管T1T2列选通管数据C1

第43页：DRAM的发展

DRAM的发展

• DRAM的发展
  • DRAM
  • FPMDRAM
  • EDODRAM
  • SDRAM
  • DDRSDRAM
  • DDRIISDRAM
  • DDRIIISDRAM

第44页：SDRAM的基本概念

SDRAM的基本概念

• SDRAM的基本概念
  • SDRAM需要动态刷新
  • SDRAM在时钟同步下工作
  • SDRAM一次读写的数据位数称为位宽
  • SDRAM用于组成系统的主存储器系统，根据系统存储总线的位宽和芯片的位宽，可能需要1、2、4、8片SDRAM
  • SDRAM容量大，采用行、列地址复用的方式寻址内部的存储阵列
  • SDRAM内部一般分为多个BANK，对应有BA信号实现BANK的选择

第45页：SDRAM芯片信号分配

SDRAM芯片信号分配

SDRAM芯片信号分配VCCDQ0VCCQDQ1DQ2VSSQDQ3DQ4VCCQDQ5DQ6VSSQDQ7VCCDQMLWE#CAS#RAS#CS#BA0BA1A10A0A1A2A3VCC

第46页：SDRAM

SDRAM

SDRAM芯片信号分配功能类型信号SDRAM行列地址。输入信号AnBank选择信号。输入信号BA0、BA1SDRAM工作时钟，其它信号都在CLK的上升沿被采样。输入信号CLK时钟使能，高电平时激活时钟，低电平时使时钟无效。输入信号CLKE行地址选通信号。输入信号RAS#片选信号。输入信号CS#列地址选通信号。输入信号CAS#写使能选通信号。输入信号WE#数据线掩码信号，高有效。输入信号DQM、DQML/H数据输入（写操作）、输出（读操作）信号。数据输入/出DQn在片内无电路连接，引脚的外部状态对芯片工作无影响。空闲引脚NC为片内核心电路供电。电源引脚Vcc、Vss为数据缓冲器供电。电源引脚VccQ、VssQ

第47页：SDRAM的内部结构

SDRAM的内部结构

SDRAM的内部结构(4Mx16bits)状态机行地址译码列地址译码地址寄存器数据输入/出缓冲器模式寄存器突发传输计数器数据输出控制地址缓冲器····Bank0Bank1Bank2Bank3····CLKCKECS#RAS#CAS#WE#U/LDQMA0A1AnBA0BA1DQ0DQ1DQn行选通列选通Bank选择CAS延迟MR寄存器4个BANK数据接口行/列地址控制信号BANK选择

第48页：SDRAM接口控制器AHB总线APB总线

SDRAM接口控制器AHB总线APB总线

SDRAM接口控制器AHB总线APB总线ARM9TDMI核MMU（存储器管理单元）ARM920T处理器内核数据CACHE指令CACHEAMBA总线接口ADCWatchdog通用I/O信号SD/MMC卡接口总线仲裁/译码I2S接口控制器UART0~2USB从设备接口I2C接口控制器定时器RTCNANDFlash接口总线仲裁/译码LCD控制器SDRAM控制器AHB-APB桥控制器USB主口控制器中断控制器电源管理

第49页：SDRAM控制命令地址线DQMWE#

SDRAM控制命令地址线DQMWE#

SDRAM控制命令地址线DQMWE#CAS#RAS#CS#命令类型XXXXXH无操作XXHHHLBank/行地址XHHLL行有效（激活Bank的某行）Bank/列地址L/HHLHL列有效与读命令Bank/列地址L/HLLHL列有效与写命令XXLHHL突发传输终止命令寄存器值XLLLL模式寄存器设置命令

第50页：SDRAM行有效命令时序

SDRAM行有效命令时序

• SDRAM行有效命令时序
  • 在寻址BANK中的某个存储单元时，首先确定行，使之处于活动状态，然后再确定列，并执行相关读写操作
  • 参考“行有效”命令时钟CLK片选CS#行选通RAS#列选通CAS#写允许WE#地址线A0~AnBank地址BA0、BA1Bank地址行地址高电平高电平CLK上升沿采样接口信号

第51页：SDRAM列有效与读写命令时序

SDRAM列有效与读写命令时序

• SDRAM列有效与读写命令时序
  • 读（写）命令与列地址一起发出
  • 参考SDRAM“读取”“写入”命令时钟CLK片选CS#行选通RAS#列选通CAS#写允许WE#(读操作时)地址线A0~AnBank地址BA0、BA1Bank地址列地址高电平高电平CLK上升沿采样接口信号写允许WE#(写操作时

第52页：SDRAM的tRCD参数

SDRAM的tRCD参数

• SDRAM的tRCD参数
  • 发送列读写命令时必须与行有效命令之间保持的间隔，即RAS toCASDelay，用tRCD=时钟周期数表示行有效无操作无操作列有效CLK命令下个命令T0T1T2T3T4TRCD=3

第53页：列有效/读无操作无操作

列有效/读无操作无操作

• 列有效/读无操作无操作
• SDRAM读操作时的数据输出
  • 对读操作，选定列地址后，数据输出到数据线上有一个延迟，即CASLatency，用CL=周期数表示T0T1T2T3CLK命令数据输出CL=2数据（DQ

第54页：列有效/写无操作无操作

列有效/写无操作无操作

• 列有效/写无操作无操作
• SDRAM写操作时的数据输入
  • 写操作时，数据由CPU发到数据总线，可与CAS同时发生，不存在读操作中的CASLatencyT0T1T2T3CLK命令输入数据数据（DQ

第55页：无操作

无操作

SDRAM突发读操作时序CLKT0T1T2T3T4T5T6读命令命令数据（DQ）无操作

第56页：SDRAM的初始化

SDRAM的初始化

• SDRAM的初始化
  • SDRAM芯片内部有一个工作模式寄存器（MR，ModeRegister
  • MR决定芯片的工作模式
  • MR的设置由软件（如BIOS）通过SDRAM控制器完成
  • MR设置时，由SDRAM控制器发出“模式寄存器加载命令”，操作码由地址线发出

第57页：突发操作模式

突发操作模式

• A6A5A4A3A2A1
• 模式寄存器(MR)的设置A11A10A9A8A7CAS延迟（CL）BT突发长度突发操作模式突发操作模式定义CL延迟A4A5A620103110保留其它CAS延迟周期定义传输方式A3顺序0交错1长度A0A1A21000210040108110全页111保留其它A0地址信号MR寄存器突发传输方式突发传输长度突发操作模式A7A8A9A10A11突发读/突发写00000突发读/单次写00100保留其它

第58页：SDRAM

SDRAM

SDRAM实例W9825164Mx4x16CPUFIC8120ARM+MPEG视频A/D硬盘网络SDRAMFlash

第59页：SDRAM实例:W982516

SDRAM实例:W982516

• SDRAM实例:W982516

第60页：SDRAM实例

SDRAM实例

SDRAM实例——CPU端电路32位数据行列地址控制信号Rowaddress:A0~A12Columnaddress:A0~A8

第61页：SDRAM实例

SDRAM实例

• SDRAM实例——SDRAM（16Mx32

第62页：SDRAM实例

SDRAM实例

• SDRAM实例——SDRAM（4Megx16bitx4banks

第63页：SDRAM实例

SDRAM实例

• SDRAM实例——SDRAM（4Megx16bitx4banks

第64页：选择下列

选择下列

• 课后作业
  • 选择下列SDRAM之一，阅读其Datasheet
    • W982516
    • K4S561632E（Samsung
    • MT48LC16M16（Micron
    • EDS2516ADTA（ELPIDA
  • P160：6、7
    • 白纸作业，下周交

第65页：双端口RAM原理及应用

双端口RAM原理及应用

• 内容
  • 分类
  • SRAM原理及应用
    • IDT7164（6264
  • 双端口RAM原理及应用
    • IDT7007
  • SDRAM原理及应用
  • FLASH
    • NORFLASH
    • NANDFLASH
  • EEPROM

第66页：EPROM器件

EPROM器件

• EPROM器件

第67页：FLALSH概念

FLALSH概念

• FLALSH概念
  • 闪存，一种非易失性存储器
  • 闪存是EEPROM的一个特例，与普通EEPROM相比，闪存采用基于块存储结构；闪存的读、写、擦除与传统EEPROM不同；闪存更易做到大容量、大集成度
  • Flash主要分两类：NORflash和NANDflash
  • 二者接口不同，应用对象也不一样，NOR常用于存储程序，也称codeflash；而NAND常用于存储数据，也称dataflash

第68页：NOR与NAND的接口差别

NOR与NAND的接口差别

• NOR与NAND的接口差别
  • NORflash采用线性寻址，通过地址信号直接寻址内部的每一个字节
  • NAND器件采用8个I/O引脚用来传送控制、地址和数据信息，采用间接的寻址方式
  • NAND内部读和写操作以存储块为单位(如512字节
  • NOR的硬件接口与传统的SRAM类似，而NAND接口与IDE硬盘接口相似

第69页：NORFLASH

NORFLASH

• NOR与NAND的接口差别NANDNOR单片机

第70页：ARM系统中的

ARM系统中的

• ARM系统中的NORFLASH

第71页：NOR

NOR

• NOR FLASH实例：W39L040A
  • 特点
    • 台湾Winbond产品
    • 工作电压：3.3V单电压工作
    • 4Mb，组织方式为512Kx8
    • 读周期为70ns或90ns
    • 典型的字节编程周期为9uS
    • 内部由8个相同的块(sector)组成，每个块为64KB，每个块可单独擦除
    • 整片擦除时间6秒，每块擦除时间0.7秒
    • 20年的数据保存期
    • 多种封装形式：PLCC32、STSOP32、DIP32、TSOP32

第72页：NOR

NOR

• NOR FLASH实例：W39L040A
  • 结构与封装VccVss地址译码控制逻辑数据驱动D0D7·······A0A18CE#OE#WE#存储体A11A9A8A13A14A17WE#VDDA18A16A15A12A7A6A5A4OE#A10CE#DQ7DQ6DQ5DQ4DQ3VSSDQ2DQ1DQ0A0A1A2A31234567891011121314151632313029282726252423222120191817W39L040ATSOP32引脚1的标志

第73页：NOR

NOR

• NOR FLASH实例：W39L040A
  • 信号说明功能信号名地址信号，19个地址信号可寻址512K存储单元。A0~A18数据信号，芯片位宽为8。D0~D7片选信号，该信号有效时芯片被选中，否则进入低功耗待机状态。CE#数据输出使能信号，读操作时该信号有效，允许数据从芯片输出，信号无效时禁止输出，将输出引脚置为高阻态。OE#写使能信号，写操作中，在WE#和CE#两个信号下降沿的第二个锁存地址，在WE#或CE#的两个信号上升沿的第一个锁存数据。WE#芯片电源，+3.3V单电源供电。Vcc信号地。Vss

第74页：NOR

NOR

• NOR FLASH实例：W39L040A
  • 块地址地址范围块大小（KB）高三位地址存储块A16A17A180x00000h~0x0FFFFh64000SA00x10000h~0x1FFFFh64100SA10x20000h~0x2FFFFh64010SA20x30000h~0x3FFFFh64110SA30x40000h~0x4FFFFh64001SA40x50000h~0x5FFFFh64101SA50x60000h~0x6FFFFh64011SA60x70000h~0x7FFFFh64111SA7

第75页：NOR

NOR

• NOR FLASH实例：W39L040A
  • 总线操作类型引脚信号操作类型DQ0~DQ9A9A1A0WE#OE#CE#输出数据A9A1A0VIHVILVIL读输入数据A9A1A0VILVIHVIL写高阻XXXXXVIH待机高阻/输出数据XXXXVILX禁止写高阻/输出数据XXXVIHXX高阻XXXVIHVIHVIL禁止输出0xDAhVIDVILVILVIHVILVIL读厂家ID号0xD6hVIDVILVIHVIHVILVIL读器件ID号注：VID=12V±0.5V；-0.5V≤VIL≤0.8V；0.7xVcc≤VIH≤Vcc+0.3V

第76页：NOR

NOR

• NOR FLASH实例：W39L040A
  • 芯片代码读取(编程器用

第77页：NOR

NOR

• NOR FLASH实例：W39L040A
  • 读存储单元时序CE#、OE#无效至数据输出高阻最大16nS读周期大于70/90nS前一个地址后一个地址前一个数据后一个数据地址A18~A0CE#OE#WE#数据输出D7~D0高电平

第78页：NOR

NOR

• NOR FLASH实例：W39L040A
  • 写命令寄存器时序地址保持时间大于45nS数据建立时间大于35/45nS写入数据D7~D0WE#OE#高电平CE#地址A18~A0写脉冲宽度大于35nS数据地址

第79页：NOR

NOR

• NOR FLASH实例：W39L040A
  • 工作模式命令序列另一途径：A9=VID

第80页：NOR

NOR

• NOR FLASH实例：W39L040A
  • 擦除操作流程开始写入擦除命令序列根据状态位判断擦除已完成等待擦除所需最长时间擦除结束擦除操作流程整片擦除命令序列块擦除命令序列

第81页：NOR

NOR

• NOR FLASH实例：W39L040A
  • 擦除操作时序55555555/块地址AA5580AA5510/30A18~A06个总线周期写入片/块擦除命令序列2AAA555555552AAAD7~D0CE#WE#片擦除时间6S块擦除时间0.7SOE#高电平开始内部擦除操作

第82页：NOR

NOR

• NOR FLASH实例：W39L040A
  • 数据烧写流程数据烧写流程写操作命令序列开始写入字节编程命令序列根据状态位判断编程已完成最后一个字节？修改字节地址等待字节编程最长时间编程结束YESNO

第83页：NOR

NOR

• NOR FLASH实例：W39L040A
  • 字节编程命令时序55552AAA5555AINAA55A0DINA18~A0D7~D0CE#OE#WE#4个总线周期写入字节编程命令序列字节编程最快9uS高电平开始内部字节编程

第84页：NOR

NOR

• NOR FLASH实例：W39L040A
  • 写(擦除)状态指示
    • DQ7的应用：擦除操作进行中，读数据时DQ7总是为“0”，完成后读DQ7为“1”；写数据操作进行中，DQ7总是与实际被写的数的最高有效位相反，完成后变成一样
    • DQ6的应用：擦除操作进行中，读数据时DQ6总是在“0”和“1”之间来回变，完成后DQ6稳定下来；写数据操作进行中，总是在“0”和“1”之间来回变，完成后DQ6稳定下来

第85页：ARM7开发板中的

ARM7开发板中的

• ARM7开发板中的NORFLASH1Mx16或2Mx88位时D15=A-1

第86页：HUST-PXIe中的

HUST-PXIe中的

• HUST-PXIe中的NORFlash

第87页：HUST-PXIe中的

HUST-PXIe中的

• HUST-PXIe中的NORFlash

第88页：W39L040Datasheet

W39L040Datasheet

• 课后作业
  • 阅读
    • W39L040Datasheet
    • HY29LV160Datasheet
    • S29GL128Datasheet
  • 画出W39L040页擦除、字节编程的流程图和时序图，并作简要说明
    • 白纸作业，下周交

第89页：SDRAM原理及应用

SDRAM原理及应用

• 内容
  • 分类
  • SRAM原理及应用
    • IDT7164（6264
  • 双端口RAM原理及应用
    • IDT7007
  • SDRAM原理及应用
  • FLASH
    • NORFLASH
    • NANDFLASH
  • EEPROM

第90页：实例：U盘中的

实例：U盘中的

• 实例：U盘中的NANDFLASH

第91页：实例：MP4中的

实例：MP4中的

• 实例：MP4中的NANDFLASH

第92页：实例：单片机＋

实例：单片机＋

• 实例：单片机＋USBHOST读写U盘

第93页：NANDFlash特点

NANDFlash特点

• NANDFlash特点
  • NANDFlash存储器是Flash存储器的一种
  • 具有极高的单元密度，可以实现很大的存储容量，写入和擦除的速度快，常用于实现大容量固态数据存储
  • NANDFlash应用：手机、PDA、数码相机、数码摄像机、MP3播放器、便携式影音播放器、固态盘、录音笔等
  • Samsung、Toshiba、Hynix、Micron
  • 单片容量已达到128Gbit

第94页：特点

特点

• NANDFlash实例：K9F1208X0C
  • 特点
    • Samsung产品
    • 工作电压：单电源1.8V、2.7V或3.3V
    • 存储单元组织(主64M+备用2M)x8bits
    • 1page=(512+16)bytes
    • 1block=32pages=(512+16)x32=(16K+512)bytes
    • 1device=4096blocks=(64M+2M)bytes
    • 读、写以页为单位；擦除以块为单位
    • 数据保存期10年
    • 写擦除次数：10万次

第95页：封装NC481NCNC47引

封装NC481NCNC47引

• NANDFlash实例：K9F1208X0C
  • 封装NC481NCNC47引脚1标志2NCNC463NCNC454NCI/O7445NCI/O6436NCI/O542芯片宽12mm7R/B#I/O4NC4140芯片长20mm89RE#CE#NC3910NCNCVcc3837芯片相邻引脚1112NCVccVssNC3635中心距离0.5mm1314VssNCNC3415NCNC3316CLEI/O3I/O2323148-pinTSOP1718ALEWE#I/O13019WP#I/O02920NCNC2821NCNC2722NCNC2623NCNC2524NC

第96页：信号说明功能描述信号名输入/

信号说明功能描述信号名输入/

• NANDFlash实例：K9F1208X0C
  • 信号说明功能描述信号名输入/输出信号。用于输入地址、命令和数据I/O0~I/O7命令锁存使能。打开I/O接口到内部命令寄存器的通道CLE地址锁存使能。打开I/O接口到内部地址寄存器的通道ALE芯片使能，器件选择控制信号CE#读使能。连续的数据输出控制RE#写使能。向I/O接口写入命令、地址和数据WE#写保护。防止意外的编程操作或擦除操作。WP#Ready/Busy输出。指示器件内部操作的状态R/B#供电电源。根据型号不同，可能为1.8V、2.7V或3.3V。Vcc信号地GND无连接的空闲引脚。NC

第97页：内部结构行地址缓冲器锁存器及

内部结构行地址缓冲器锁存器及

• NANDFlash实例：K9F1208X0C
  • 内部结构行地址缓冲器锁存器及译码列地址缓冲器锁存器及译码命令寄存器控制逻辑高压发生器I/O缓冲器/锁存器全局缓冲器接口驱动器页寄存器（512+16）NANDFlash存储阵列(512+16)x131072字节I/O0~I/O7VccVssCE#RE#WE#CLEALEWP#A8

第98页：内部存储单元组织

内部存储单元组织

• NANDFlash实例：K9F1208X0C
  • 内部存储单元组织（读写以页为单位、擦除以块为单位）共131072页(4096块)列地址0列地址255列地址511列地址527Bit0~Bit7上半页256字节下半页256字节备用区16字节1页=（512+16）字节1块=32页块总数=4096总容量=4096x32x(512+16)=(64M+2M)字节页寄存器存储体

第99页：NANDFLASH

NANDFLASH

• NANDFlash实例：K9F1208X0C
  • 地址传输过程（64MB存储，26位地址，4次传输）说明I/O7I/O6I/O5I/O4I/O3I/O2I/O1I/O0列地址A7A6A5A4A3A2A1A0第1周期行地址（页）A16A15A14A13A12A11A10A9第2周期A24A23A22A21A20A19A18A17第3周期0000000A25第4周期注：A8的状态在器件内部产生，00h、01h命令将A8置为“0”或“1”

第100页：操作命令说明Busy状态能否

操作命令说明Busy状态能否

• NANDFlash实例：K9F1208X0C
  • 操作命令说明Busy状态能否接收命令命令功能第二周期第一周期从某存储页的上半段开始读否无00h读命令1从某存储页的下半段开始读否无01h读某存储页的备用区否无50h读命令2读出器件的厂家ID、型号ID等信息否无90h读ID号将器件设置到初始状态是无FFh复位以页为单位对Flash进行编程否10h80h页编程擦除存储块否D0h60h块擦除禁止块编程否无41h块保护1禁止块擦除否无42h块保护2禁止块擦除及编程否无43h块保护3读器件编程、擦除状态是无70h读器件状态读当前块的保护状态否无7Ah读块保护状态

第101页：NANDFlash实例

NANDFlash实例

• NANDFlash实例：K9F1208X0C
  • 命令锁存时序(CE#=0,CLE=1,ALE=0时，WE#上升沿)CLECE#WE#ALEI/O0~I/O7命令

第102页：NANDFlash实例

NANDFlash实例

• NANDFlash实例：K9F1208X0C
  • 地址锁存时序(CE#=0,CLE=0,ALE=1时，WE#上升沿)A0~A7A9~A16A17~A24A25I/O0~I/O7ALECLECE#WE#

第103页：NANDFlash实例

NANDFlash实例

• NANDFlash实例：K9F1208X0C
  • 写入数据时序(CE#=0,CLE=0,ALE=0时，WE#上升沿)I/O0~I/O7CE#ALEWE#CLE数据1数据2数据nSSSSSSSSSS

第104页：连续读数据的时序

连续读数据的时序

• NANDFlash实例：K9F1208X0C
  • 连续读数据的时序(CE#=0,CLE=0,ALE=0时，RE#上升沿)R/B#CE#RE#SSSSSS读周期最小42nsI/O0~I/O7数据1数据2数据nSS

第105页：页读命令1的时序

页读命令1的时序

• NANDFlash实例：K9F1208X0C
  • 页读命令1的时序ssssssssssCLECE#WE#ALERE#R/B#数据从页到页寄存器的传输时间最大15usssssssI/Ox00h/01hA0~A7A25DATA0DATA1DATA2DATAm读命令1列地址三个周期的行地址A9~A16A17~A24列地址指定的第一个数据字节读周期最小42ns命令锁存地址锁存数据输出

第106页：几种读命令的区别下半页

几种读命令的区别下半页

• NANDFlash实例：K9F1208X0C
  • 几种读命令的区别下半页256字节上半页256字节备用区16字节起始列地址读数据方向读命令00h下半页256字节上半页256字节备用区16字节起始列地址读数据方向读命令01h下半页256字节上半页256字节备用区16字节起始列地址读命令50h页寄存器页寄存器页寄存器

第107页：连续多行读命令1TR为页到页

连续多行读命令1TR为页到页

• NANDFlash实例：K9F1208X0C上半页256字节下半页256字节备用区16字节上半页256字节下半页256字节备用区16字节页寄存器··················第一行第二行第N行第一行第二行第N行行、列地址数据输出数据输出数据输出01hss某存储块某存储块4个地址周期A0~A7、A9~A25第一行数据从起始字节到第527字节第二行数据共528字节第N行数据共528字节I/O00hTR
  • 连续多行读命令1TR为页到页寄存器的数据传输时间，小于15usR/B#读命令00h多页连续读方式读命令01h多页连续读方式页寄存器TRTR
• 当CE#信号被置为高电平时，连续多行读操作被终止

第108页：数据输出

数据输出

• 上半页256字节下半页256字节备用区16字节页寄存器·········第一行第二行第N行行、列地址数据输出数据输出数据输出I/O50hss某存储块4个地址周期A0~A7、A9~A25第一行数据从起始字节到第527字节第二行数据共16字节第N行数据共16字节TR
• NANDFlash实例：K9F1208X0C
  • 连续多行读命令2TR为页到页寄存器的数据传输时间，小于15usR/B#TRTR····

第109页：操作命令说明Busy状态能否接收命令命令

操作命令说明Busy状态能否接收命令命令

• NANDFlash实例：K9F1208X0C
  • 操作命令说明Busy状态能否接收命令命令功能第二周期第一周期从某存储页的上半段开始读否无00h读命令1从某存储页的下半段开始读否无01h读某存储页的备用区否无50h读命令2读出器件的厂家ID、型号ID等信息否无90h读ID号将器件设置到初始状态是无FFh复位以页为单位对Flash进行编程否10h80h页编程擦除存储块否D0h60h块擦除禁止块编程否无41h块保护1禁止块擦除否无42h块保护2禁止块擦除及编程否无43h块保护3读器件编程、擦除状态是无70h读器件状态读当前块的保护状态否无7Ah读块保护状态

第110页：页编程操作

页编程操作

• NANDFlash实例：K9F1208X0C
  • 页编程操作
    • 编程结束后，需要读状态寄存器，并检测状态位0
    • 该数据位为“0”表示编程成功，为“1”表示编程失败80h地址及数据10h70hbit0R/B#I/O数据写入命令编程确认命令状态寄存器读命令bit0=1：失败bit0=0：成功页编程时间典型值200us个地址周期需要写入的数据

第111页：地址指针设置

地址指针设置

• NANDFlash实例：K9F1208X0C
  • 地址指针设置Pointer“C”“B”“A”“C”区“B”区“A”区16字节256字节256字节内部页寄存器指针设置命令00h、01h、50h

第112页：带指针设置的页编程操作命令序

带指针设置的页编程操作命令序

• NANDFlash实例：K9F1208X0C
  • 带指针设置的页编程操作命令序列00h80h10h00h80h10h地址指针指向A区，并一直维持下去连续数据写入命令写入地址与数据编程确认命令地址指针设置到A区，可省略连续数据写入命令编程确认命令(a)连续对A区进行编程的命令序列写入地址与数据01h80h10h01h80h10h地址指针指向B区，编程结束自动回A区连续数据写入命令写入地址与数据编程确认命令地址指针设置到B区，不能省略连续数据写入命令编程确认命令写入地址与数据(b)连续对B区进行编程的命令序列

第113页：带指针设置的页编程操作命令序列

带指针设置的页编程操作命令序列

• NANDFlash实例：K9F1208X0C
  • 带指针设置的页编程操作命令序列01h80h10h01h80h10h地址指针指向B区，编程结束自动回A区连续数据写入命令写入地址与数据编程确认命令地址指针设置到B区，不能省略连续数据写入命令编程确认命令写入地址与数据(b)连续对B区进行编程的命令序列50h80h10h50h80h10h地址指针指向C区，并一直维持下去连续数据写入命令写入地址与数据编程确认命令地址指针设置到C区，可省略连续数据写入命令编程确认命令写入地址与数据(c)连续对C区进行编程的命令序列

第114页：块擦除操作命令序列

块擦除操作命令序列

• NANDFlash实例：K9F1208X0C
  • 块擦除操作命令序列
    • 三个总线周期载入块地址，即A25~A14，忽略A9~A1360h块地址(A14~A25)D0h70hbit0R/B#I/O擦除建立命令擦除确认命令状态寄存器读命令bit0=1：失败bit0=0：成功块擦除时间典型值2ms

第115页：块保护操作

块保护操作

• NANDFlash实例：K9F1208X0C
  • 块保护操作
    • 41h：禁止编程
    • 42h：禁止擦除
    • 43h：禁止擦除和编程4xh10h70hbit0R/B#I/O块保护命令四个地址周期A0~A13：00hA14~A25（块地址）：0~4095状态寄存器读命令bit0=1：失败bit0=0：成功编程时间一般200us80h地址

第116页：块状态寄存器读命令

块状态寄存器读命令

• NANDFlash实例：K9F1208X0C
  • 块状态寄存器读命令CLEALEWE#I/OxRE#R/B#A257Ah状态A0~A13=00h，A14~A25寻址4096个块00hA0~A7A9~A16A17~A24页读周期最大15us块保护状态寄存器值

第117页：块状态寄存器状态位定义状态状

块状态寄存器状态位定义状态状

• NANDFlash实例：K9F1208X0C
  • 块状态寄存器状态位定义状态状态位“0”：无保护；“1”：保护编程保护I/O0“0”：无保护；“1”：保护擦除保护I/O1无定义不使用I/O2~I/O5“0”：Busy；“1”：Ready器件操作状态I/O6“0”：保护；“1”：无保护写保护I/O7

第118页：器件状态寄存器

器件状态寄存器

• NANDFlash实例：K9F1208X0C
  • 器件状态寄存器
    • 向K9F1208X0C写入器件状态寄存器读命令70h后，即可读出器件状态寄存器的值定义读操作块操作编程操作状态位“0”：成功；“1”：失败不使用成功/失败成功/失败I/O0无定义不使用不使用不使用I/O1~I/O5“0”：Busy；“1”：ReadyReady/BusyReady/BusyReady/BusyI/O6“0”：保护；“1”：无保护写保护写保护写保护I/O7

第119页：器件ID号读命令90

器件ID号读命令90

• NANDFlash实例：K9F1208X0C
  • 器件ID号读命令90h00hECh器件ID5Ah3FhCLECE#WE#ALERE#I/O0~7读ID号命令一个地址周期厂家ID号器件ID号附属ID号附属ID号

第120页：复位命令FFhI/OxR/

复位命令FFhI/OxR/

• NANDFlash实例：K9F1208X0C
  • 复位命令FFhI/OxR/B#读/编程/擦除5/10/500us

第121页：备用区数据分配

备用区数据分配

• NANDFlash实例：K9F1208X0C
  • 备用区数据分配2345678910111213141516
    • LSN0~LSN2是逻辑扇区编号；BI是坏块标志；ECC0~ECC2是
    • 主存储区页数据的ECC（纠错码）；S-ECC0~S-ECC1是逻辑
    • 扇区编号数据的错误校正码保留保留保留保留保留S-ECC1S-ECC0ECC2ECC1ECC0BI保留保留LSN2LSN1LSN01512B主存储区B备用区

第122页：KM29U128TDatasheet

KM29U128TDatasheet

• 课后作业
  • 阅读
    • KM29U128TDatasheet
  • 作业
    • K9F1208X0C存储页、块、总容量的含义
    • K9F1208X0C接口时序中的命令锁存、地址锁存、数据锁存分别受哪些信号的控制？分别画图说明
    • 画出K9F128X0C页读命令2时序图，并作简要说明
    • 要求

第123页：NANDFlash实例：PMP设计方案

NANDFlash实例：PMP设计方案

• NANDFlash实例
  • PMP设计方案
    • 原理图
    • PCB