页数：52页文件大小：1.55 MB来源： 汽车车载网络技术与检修ppt课件
本课件为课程的项目一，沿应用背景、系统组成与分类、通信协议标准三条主线展开，先说明数据总线与多路传输的基本概念，再以MC68HC908GP32为例讲解车载单片机的CPU、存储器、定时器、I/O端口与中断系统，适合作为车载网络技术的入门基础模块。
项目一 汽车车载网络技术基础：本模块从车载网络的应用背景与发展简史入手，依次讲解车载网络的组成、分类与通信协议标准，以及汽车车载单片机的结构与工作原理。
项目知识目标
项目技能目标
1.1 认识汽车车载网络系统：图为汽车网络信息传输方式，控制单元1～8均挂接在同一条数据总线上。
为了简化线路、提高信息传输的速度和可靠性、降低故障频率，汽车网络信息技术应运而生。一辆汽车不管有多少块控制单元，每块控制单元都只需引出两条线共同接在两个节点上，这两条导线就称作数据总线，亦称网线。
表1-1 主要车载网络的基本情况：下表汇总主要车载网络的推动单位、通信速度与协议概要。
| 车载网络的名称 | 组织/推动单位 | 通信速度 | 概要 |
|---|---|---|---|
| CAN | Robert Bosch公司（开发），ISO | 1Mbit/s | 车身/动力传动系统控制用LAN协议 |
| VAN | ISO | 1Mbit/s | 车身系统控制用LAN协议，以法国为中心 |
| J1850 | Ford Motor公司 | 10.4kbit/s、41.6kbit/s | 车身系统控制用LAN协议，以美国为中心 |
| LIN | LIN协议会 | 20kbit/s | 车身系统控制用LAN协议 |
| IDB-C | IDM论坛 | 250kbit/s | 以CAN为基础的控制用LAN协议 |
| TTP/C | TIT计算机技术公司 | 2Mbit/s、25Mbit/s | 重视安全、按用途分类的控制用LAN协议，时分多路复用（TDMA） |
| TTCAN | Robert Bosch公司、CiA | 1Mbit/s | 重视安全、按用途分类的控制用LAN协议，时间同步的CAN |
| Byteflight | BMW公司 | 10Mbit/s | 重视安全、按用途分类的控制用LAN协议，通用时分多路复用（FTDMA） |
| FlexRay | BMW公司、DaimlerChrysler公司 | 5Mbit/s | 重视安全、按用途分类的控制用LAN协议 |
| DDB/Optical | C&C公司 | 5.6Mbit/s | 音频系统通信协议，将DDB作为音频系统总线采用光通信 |
| MOST | MOST使用组织 | 22.5Mbit/s | 信息系统通信协议，以欧洲为中心，由克莱斯勒与BMW公司推动 |
| IEEE1394 | 1394工业协会 | 100Mbit/s | 信息系统通信协议，有转化成IDB1394的动向 |
说明：原文「BWM公司」按BMW公司修正；速率「lOMbit/s」「lOOMbit/s」为OCR识别误差，已分别修正为10Mbit/s、100Mbit/s；C&C公司即C&C（C&C公司）原名保留。
1.1.2 汽车车载网络系统的功能与特点——多路传输通信系统的功能：
网络系统的特点
1.1.3 汽车车载网络系统的结构与分类——图1-2 车载网络系统结构图（上海别克荣御轿车）。
图中主要节点包括：发动机控制单元ECM、变速器控制单元TCM、防抱死制动-牵引力控制（ABS-TCS）ECU、动力系统控制单元PIM、车身控制单元BCM、乘员保护系统控制单元SDM、音响主机AHU、组合仪表，以及转向盘转向角传感器与数据链路连接器。
串行数据电路分为GMLAN串行数据电路、主UART串行数据电路、UART3串行数据电路与辅UART串行数据电路。
图1-3 雪铁龙轿车网络系统布置图：图示雪铁龙轿车各控制单元在车身上的布置位置及总线连接走向，用于说明整车网络的物理分布。
图1-4 车载网络数据传输示意图：图示各控制单元通过数据总线发送与接收数据的过程，体现多路传输的信息流向。
图1-5 上海别克荣御轿车网络系统图：图示该车型动力系统、车身系统与串行数据电路的连接关系及网关位置。
图1-6 上海别克荣御轿车动力系统接口模块（网关）：图示动力系统接口模块的外部接口与安装位置，网关用于在不同速率的网络之间完成协议转换与信息中转。
图1-7 车载网络系统的重要附属设备：图示数据链路连接器等车载网络系统的重要附属设备及其在整车上的安装位置。
车载网络的分类
三类网络按数据传输位速率与应用场景区分，详见1.2.2网络协议标准的类型。
常用基本术语
1.1.5 局域网及现场总线——局域网：局域网是指在1个特定的局部单位内连接的网络。
局域网的性质主要取决于3个因素：传输媒体、拓扑结构、媒体访问控制协议（MAC）。其中传输媒体和拓扑结构是主要因素，它们在很大程度上决定了可以传输的数据类型、通信速度、效率以及网络提供的应用种类。
现场总线（FieldBus）是应用在控制系统最底层的一种总线形拓扑网络。
目前较流行的现场总线主要有：控制器局域网（CAN）、局部操作网络（LonWorks）、过程现场总线（PROFIBUS）、可寻址远程变换器数据链路（HART）、基金会现场总线（FF）和局域互联（LIN）等。
1.2 汽车车载网络通信协议——车载网络通信协议概述
1. 通信接口与实体：两个系统的设备或部件之间连接服务的数据流穿越的界面称为接口，汽车ECU之间的通信接口由设备（部件）和有关规定说明组成，一般包括物理、电气、逻辑和过程等4个方面。
2. 协议的三要素：语法、语义、定时规则。
3. 协议的类别
表1-3 常用8种通信协议：下表按序号列出常用车载通信协议名称及其推荐或实施单位。
| 序号 | 通信协议名称 | 推荐或实施单位 |
|---|---|---|
| 1 | CAN | 奔驰、英特尔、波许、JSAE、ISO/TC22/SC3/WG1 |
| 2 | BASICCAN | 菲利浦、波许 |
| 3 | ABUS | 大众 |
| 4 | VAN | 雷诺、标致、雪铁龙、ISO/TC22/SC3/WG1 |
| 5 | J1850HIBCC | 福特、SAE |
| 6 | PALMNET | 马自达、SAE |
| 7 | DLCS | 通用 |
| 8 | CCD | 克莱斯勒、SAE |
1.2.2 车载网络通信协议标准——网络协议标准的类型
2. 协议标准通信特征参数：下表汇总LIN总线及其他各类典型汽车总线标准、协议特性和参数。
| 参数项 | 安全 | X-by-Wire | 多媒体 | 诊断 | C类 | B类 | A类 |
|---|---|---|---|---|---|---|---|
| 名称 | Safetybus | FLEXRAY | DDB（MOST） | ISO15765 | ISO11898、SAE J1939 | ISO11519-2 | LIN |
| 所属机构 | Belphi | BMW&DC | PHILIPS | ISO | ISO/TMC-ATA | ISO/SAE | Motorola |
| 用途 | 气囊 | 电传控制 | 数据流控制 | 诊断 | 控制、诊断 | 控制、诊断 | 智能传感器 |
| 介质 | 双线 | 双线 | 光纤 | 双绞线 | 双绞线 | 双绞线 | 单根线 |
| 位编码 | RTZ | NRZ | Biphase | NRZ | NRZ-5 | NRZ-5 | NRZ |
| 媒体访问 | 主/从 | FTDMA | Token、Ring | Testen/Slave | 竞争 | 竞争 | 主/从 |
| 错误检测 | CRC | CRC | CRC | CRC | CRC | CRC | 8位CS |
| 数据长度/B | 24～39 | 12 | 0～8 | 8 | 0～8 | 8 | 8 |
| 传输速率 | 500kbit/s | 5Mbit/s | 12Mbit/s | 250kbit/s | 250kbit/s | 10~125kbit/s | 20kbit/s |
| 总线最大长度/m | 未定 | 无限制 | 无限制 | 40 | 40 | 40 | 40 |
| 最大节点数 | 64 | 64 | 24 | 32 | 32（STP）、10（UTP） | 32 | 16 |
说明：原文「数据长度/B」一行数值粘连为「24～39120～880～88」，已按24～39/12/0～8/8/0～8/8/8切分还原；B类传输速率原文作「10-1250kbit/s」，按标准10~125kbit/s修正，请对照原图核对。
总线协议标准的分类
1.3 汽车车载单片机的结构和原理——1.3.1 单片机的基本结构
图为微控制器的基本组成，单片机（微控制器）在一块芯片上集成了中央处理器、存储器与输入/输出接口等部件。
2. MC68HC908GP32的内部结构：图为MC68HC908GP32功能结构框图，展示CPU、存储器、定时器接口模块、串行通信接口等模块的连接关系。
3. MC68HC908GP32的引脚功能：图示DIP40封装形式与SDIP42封装形式的引脚排列，不同封装的I/O引脚数量存在较大差别。
QFP44封装形式：图示MC68HC908GP32的QFP44封装引脚排列，44脚封装较40脚封装增加了部分C口与D口引脚。
1.3.2 单片机的中央处理器：图为CPU功能逻辑图与CPU寄存器，CPU由运算器和控制器组成，内部包含累加器、变址寄存器、堆栈指针、程序计数器与条件码寄存器等。
表1-5 条件码寄存器各位的定义及其功能：条件码寄存器（CCR）各位反映运算结果状态。
| 标识 | 名称 | bit | 置0 | 置1 |
|---|---|---|---|---|
| V | 溢出 | 7 | 无溢出 | 二进制补码有溢出 |
| — | 保留 | 6 | — | — |
| — | 保留 | 5 | — | — |
| H | 半进位 | 4 | 累加器中的bit3向bit4无进位 | 累加器中的bit3向bit4进位 |
| I | 中断屏蔽 | 3 | 写入0时开CPU中断 | 写入1时关CPU中断 |
| N | 负 | 2 | 运算结果为正 | 运算结果为负 |
| Z | 零 | 1 | 运算结果非0 | 运算结果为0 |
| C | 进位 | 0 | 无进位或借位 | 运算结果产生进位或借位 |
3. 单片机的存储器结构——存储器常识
1）只读存储器（ROM）
2）随机存取存储器（RAM）
2. MC68HC908GP32的存储器配置：下表按地址由高到低列出各存储区域。
| 地址区间 | 区域 | 容量 |
|---|---|---|
| $FFFF～$FFDC | Flash矢量区 | — |
| $FFDB～$FF7F | 不存在的单元 | 93B |
| $FF7E | Flash块保护寄存器（FLBPR） | 1B |
| $FF7D～$FF53 | 不存在的单元 | 43B |
| $FF52～$FE20 | 监控ROM | 307B |
| $FE1F～$FE10 | 不存在的单元 | 16B |
| $FE0F～$FE0D | 不存在的单元 | 3B |
| $FE0C | 低电压极限状态寄存器（LVISR） | 1B |
| $FE0B | 断点状态和控制寄存器（BRKSCR） | 1B |
| $FE0A | 断点地址寄存器低（BRKL） | 1B |
| $FE09 | 断点地址寄存器高（BRKH） | 1B |
| $FE08 | Flash控制寄存器（FLCR） | 1B |
| $FE07 | 保留 | 1B |
| $FE06～$FE04 | 中断状态寄存器INT3、INT2、INT1 | 3B |
| $FE03 | 系统集成模块断点标志控制寄存器（SBFCR） | 1B |
| $FE02 | 保留（SUBAR） | 1B |
| $FE01 | 系统集成模块复位状态寄存器（SRSR） | 1B |
| $FE00 | 系统集成模块断点状态寄存器（SBSR） | 1B |
| $FDFF～$8000 | Flash Memory | 32256B |
| $7FFF～$0240 | 不存在的单元 | 32192B |
| $023F～$0040 | RAM | 512B |
| $003F～$0000 | I/O寄存器 | 64B |
说明：原文RAM与I/O寄存器区间写作「$023F$0400」「$003F$0000」，地址顺序颠倒，已按标准地址范围$0040～$023F、$0000～$003F修正。
表1-5 配置寄存器的具体内容与表1-6 配置寄存器各位的功能：CONFIG1与CONFIG2用于设定看门狗、低电压禁止、STOP模式等系统工作方式。
| 标识 | bit | 寄存器 | 置0 | 置1 | 功能 |
|---|---|---|---|---|---|
| OSCSTOPENB | 1 | CONFIG2 | 否 | 是 | STOP模式下振荡器是否继续工作 |
| SCIBDSRC | 0 | CONFIG2 | 振荡器时钟 | 内部总线时钟 | SCI波特率时钟源 |
| COPRS | 7 | CONFIG1 | 218~24个振荡周期 | 213~24个振荡周期 | COP的超时溢出周期 |
| LVISTOP | 6 | CONFIG1 | 禁止 | 允许 | STOP模式下是否允许LVI复位 |
| LVIRSTD | 5 | CONFIG1 | 允许 | 禁止 | 是否禁止LVI复位 |
| LVIPWRD | 4 | CONFIG1 | 允许监视 | 禁止监视 | LVI复位模块电源监视 |
| LVI5OR3 | 3 | CONFIG1 | 3V | 5V | LVI复位模块电源电压 |
| SSREC | 2 | CONFIG1 | 4096个振荡周期 | 32个振荡周期 | 退出STOP模式的延时时间 |
| STOP | 1 | CONFIG1 | 禁止执行该指令 | 允许执行该指令 | STOP指令使能位 |
| COPD | 0 | CONFIG1 | 允许工作 | 禁止工作 | COP模块终止位 |
1.3.4 单片机的时钟电路、时序：图为时钟发生器模块结构示意图，时钟电路为单片机内部各模块提供工作时钟基准。
1. 时钟发生器模块的结构：图为时钟发生器模块结构图，模块由晶体振荡电路、锁相环（PLL）与时钟选择、分频电路组成。
2. 晶体振荡及外接电路：图示晶体振荡器与外接电阻、电容的典型连接方式，为时钟发生器模块提供稳定的振荡源。
3. 时钟发生器模块寄存器：下表列出各寄存器的名称、参数设置说明、复位初值与地址。
| 标识 | 名称 | 地址 | 参数设置说明 | 复位初值 |
|---|---|---|---|---|
| PCTL | PLL控制寄存器 | $0036 | 低半字节设定P、E值 | $20 |
| PBWC | PLL带宽控制寄存器 | $0037 | — | $00 |
| PMSH | PLL倍率选择寄存器高字节 | $0038 | 设定分频因子N | $00 |
| PMSL | PLL倍率选择寄存器低字节 | $0039 | 设定线性因子L | $40 |
| PMRS | PLL压控振荡器范围选择寄存器 | $003A | 低半字节设定（VCO范围） | $40 |
| PMDS | PLL参考分频选择寄存器 | $003B | 设定预分频因子R | $01 |
1.3.5 单片机的定时器模块——定时器的基本结构：图为定时器功能框图，模块由计数器、预置值寄存器与输入捕捉/输出比较通道组成。
定时器模块寄存器：MC68HC908GP32内含定时器T1与T2两套结构相同的定时器模块。
| 寄存器名称 | 用途 | T1地址 | T1符号 | T2地址 | T2符号 | 复位初值 |
|---|---|---|---|---|---|---|
| 状态和控制寄存器 | 定时器状态和控制 | $0020 | T1SC | $002B | T2SC | $20 |
| 计数器高位寄存器 | 实时计数器，只能读出，不能写入 | $0021 | T1CNTH | $002C | T2CNTH | $00 |
| 计数器低位寄存器 | 实时计数器，只能读出，不能写入 | $0022 | T1CNTL | $002D | T2CNTL | $00 |
| 预置值高位寄存器 | 存放用户预置的计数值 | $0023 | T1MODH | $002E | T2MODH | $FF |
| 预置值低位寄存器 | 存放用户预置的计数值 | $0024 | T1MODL | $002F | T2MODL | $FF |
| 通道0状态和控制寄存器 | 通道状态和控制 | $0025 | T1SC0 | $0030 | T2SC0 | $00 |
| 通道0高位寄存器 | 存放输入捕捉值或输出比较值 | $0026 | T1CH0H | $0031 | T2CH0H | 不定 |
| 通道0低位寄存器 | 存放输入捕捉值或输出比较值 | $0027 | T1CH0L | $0032 | T2CH0L | 不定 |
| 通道1状态和控制寄存器 | 通道状态和控制 | $0028 | T1SC1 | $0033 | T2SC1 | $00 |
| 通道1高位寄存器 | 存放输入捕捉值或输出比较值 | $0029 | T1CH1H | $0034 | T2CH1H | 不定 |
| 通道1低位寄存器 | 存放输入捕捉值或输出比较值 | $002A | T1CH1L | $0035 | T2CH1L | 不定 |
定时器状态和控制寄存器的定义：寄存器各位控制分频系数、计数启停与溢出中断。
| bit | 标识 | 功能描述 |
|---|---|---|
| bit7 | TOF | 溢出标志。计数达$FFFF（自由计数状态）或计到预置计数值时，计数器溢出清零，同时该位置1 |
| bit6 | TOIE | 溢出中断允许。置1时发生溢出可执行溢出中断处理程序，置0表示禁止溢出中断 |
| bit5 | TSTOP | 计数控制。该位置1，定时器保持当前计数值不再递增；置0恢复计数，从原计数值继续递增 |
| bit4 | TRST | 清除。向该位写入1将清除计数值和设定的分频系数，计数清零时自动清除该位 |
| bit3 | — | 保留 |
| bit2～bit0 | PS2、PS1、PS0 | 分频系数。000为1，001为2，010为4，011为8，100为16，101为32，110为64，111保留未用 |
2. 计数方式与定时功能
1）自由运行计数方式：用户程序不输入预置计数值，计数器按复位初始的默认值自由计数，达到最大值$FFFF时翻转到$0000，同时置位状态和控制寄存器的溢出位TOF，然后重新开始计数，如此循环。
2）预置计数方式：用户程序向预置值寄存器写入想要的计数终值，从而得到任意要求的定时溢出。计数器每计数一次都会与预置值比较，两者相等即产生溢出，TOF置1并在中断允许时产生溢出中断，计数器翻转到0重新开始计数。预置值可随时更改以得到不同的定时溢出间隔。
1.3.6 单片机的I/O端口——基本结构：MC68HC08系列单片机中的并行口都是双向并行口，一般有A、B、C、D、E共5个并行口，但由于型号不同或者同一型号而封装不同，I/O引脚的具体数量会有很大的差别。
图为I/O端口引脚内部结构，包含方向寄存器、数据寄存器与上拉控制。
MC68HC908GP32的I/O端口与引脚说明（A口、B口）：下表列出引脚位、引脚名、复用功能、方向寄存器与上拉控制寄存器。
| 端口 | 引脚位 | 引脚 | 复用功能 | 方向寄存器 | 上拉控制寄存器 | 封装说明 |
|---|---|---|---|---|---|---|
| A | 0 | PTA0/KBD0 | 键盘中断KBIE0（KBD） | DDRA0 | PTAPUE0 | 3种封装都有 |
| A | 1 | PTA1/KBD1 | 键盘中断KBIE1 | DDRA1 | PTAPUE1 | 3种封装都有 |
| A | 2 | PTA2/KBD2 | 键盘中断KBIE2 | DDRA2 | PTAPUE2 | 3种封装都有 |
| A | 3 | PTA3/KBD3 | 键盘中断KBIE3 | DDRA3 | PTAPUE3 | 3种封装都有 |
| A | 4 | PTA4/KBD4 | 键盘中断KBIE4 | DDRA4 | PTAPUE4 | 3种封装都有 |
| A | 5 | PTA5/KBD5 | 键盘中断KBIE5 | DDRA5 | PTAPUE5 | 3种封装都有 |
| A | 6 | PTA6/KBD6 | 键盘中断KBIE6 | DDRA6 | PTAPUE6 | 3种封装都有 |
| A | 7 | PTA7/KBD7 | 键盘中断KBIE7 | DDRA7 | PTAPUE7 | 3种封装都有 |
| B | 0 | PTB0/ATD0 | 模拟/数字转换CH0（ADC） | DDRB0 | — | 3种封装都有 |
| B | 1 | PTB1/ATD1 | 模拟/数字转换CH1 | DDRB1 | — | 3种封装都有 |
| B | 2 | PTB2/ATD2 | 模拟/数字转换CH2 | DDRB2 | — | 3种封装都有 |
| B | 3 | PTB3/ATD3 | 模拟/数字转换CH3 | DDRB3 | — | 3种封装都有 |
| B | 4 | PTB4/ATD4 | 模拟/数字转换CH4 | DDRB4 | — | 3种封装都有 |
| B | 5 | PTB5/ATD5 | 模拟/数字转换CH5 | DDRB5 | — | 3种封装都有 |
| B | 6 | PTB6/ATD6 | 模拟/数字转换CH6 | DDRB6 | — | 3种封装都有 |
| B | 7 | PTB7/ATD7 | 模拟/数字转换CH7 | DDRB7 | — | 3种封装都有 |
MC68HC908GP32的I/O端口与引脚说明（C口、D口、E口）：下表列出引脚位、引脚名、复用功能、方向寄存器与上拉控制寄存器。
| 端口 | 引脚位 | 引脚 | 复用功能 | 方向寄存器 | 上拉控制寄存器 | 封装说明 |
|---|---|---|---|---|---|---|
| C | 0～4 | PTC0～PTC4 | — | DDRC0～DDRC4 | PTCPUE0～PTCPUE4 | 3种封装都有 |
| C | 5～6 | PTC5、PTC6 | — | DDRC5、DDRC6 | PTCPUE5、PTCPUE6 | 仅44脚封装有 |
| D | 0 | PTD0/SS | 串行外围接口（SPI） | DDRD0 | PTDPUE0 | 3种封装都有 |
| D | 1 | PTD1/MISO | 串行外围接口（SPI） | DDRD1 | PTDPUE1 | 3种封装都有 |
| D | 2 | PTD2/MOSI | 串行外围接口（SPI） | DDRD2 | PTDPUE2 | 3种封装都有 |
| D | 3 | PTD3/SPSCK | 串行外围接口（SPI） | DDRD3 | PTDPUE3 | 3种封装都有 |
| D | 4 | PTD4/T1CH0 | 定时器接口模块1（TIM1） | DDRD4 | PTDPUE4 | 3种封装都有 |
| D | 5 | PTD5/T1CH1 | 定时器接口模块1（TIM1） | DDRD5 | PTDPUE5 | 3种封装都有 |
| D | 6 | PTD6/T2CH0 | 定时器接口模块2（TIM2） | DDRD6 | PTDPUE6 | 见原图标注 |
| D | 7 | PTD7/T2CH1 | 定时器接口模块2（TIM2） | DDRD7 | PTDPUE7 | 见原图标注 |
| E | 0 | PTE0/TxD | 串行通信接口（SCI） | DDRE0 | — | 3种封装都有 |
| E | 1 | PTE1/RxD | 串行通信接口（SCI） | DDRE1 | — | 3种封装都有 |
说明：原表D口bit6、bit7的封装说明标注为「仅44脚封装无定时器接口模块2（TIM2）」，语义存疑，暂按「见原图标注」保留，建议对照原图核对。
I/O端口寄存器地址表：每个并行口对应数据寄存器、方向寄存器（DDR）与上拉控制寄存器（PUE）三类寄存器。
| 端口 | 数据寄存器 | 方向寄存器DDR | 上拉控制寄存器PUE |
|---|---|---|---|
| A | $0000 | $0004 | $000D |
| B | $0001 | $0005 | — |
| C | $0002 | $0006 | $000E |
| D | $0003 | $0007 | $000F |
| E | $0008 | $000C | — |
2. I/O端口寄存器的设置
1.3.7 单片机的复位与中断——1. 复位：1）外部复位。图为外部复位电路，通过在复位引脚施加低电平使单片机复位。
2）内部复位
3）复位状态寄存器：寄存器各位记录本次复位的产生来源，对应位置1即表示发生了相应类型的复位。
| bit | 标识 | 状态（置1的含义） |
|---|---|---|
| bit7 | 保留 | 保留为0 |
| bit6 | LVI | 发生低电压极限复位时置该位为1 |
| bit5 | 保留 | 保留为0 |
| bit4 | ILAD | 发生非法地址复位时置该位为1 |
| bit3 | ILOP | 发生非法操作码复位时置该位为1 |
| bit2 | COP | 发生看门狗复位时置该位为1 |
| bit1 | PIN | 发生外部复位时置该位为1 |
| bit0 | POR | 发生上电复位时置该位为1 |
2. 中断系统：当CPU正在处理某个信息的时候，如果这时外界突然发生紧急事件且请求CPU暂时停止当前工作，转而去处理这个紧急事件，CPU处理完这个紧急事件之后，再回到原来被中断的地方继续原来的工作。单片机中的这个暂时停止处理信息的过程，就称为中断。
1）中断的处理
2）中断源——外部中断状态和控制寄存器（地址为$001D）：
中断源与中断向量表：下表按中断优先权由高到低列出各中断源、中断标志与中断向量地址。
| 中断源 | 中断标志 | 中断优先权 | 中断向量地址 |
|---|---|---|---|
| 复位 | 无 | 0 | $FFFF～$FFFE |
| SWI指令 | 无 | 0 | $FFFD～$FFFC |
| IRQ引脚 | IF1 | 1 | $FFFB～$FFFA |
| 锁相环 | IF2 | 2 | $FFF9～$FFF8 |
| 定时器1通道0 | IF3 | 3 | $FFF7～$FFF6 |
| 定时器1通道1 | IF4 | 4 | $FFF5～$FFF4 |
| 定时器1溢出 | IF5 | 5 | $FFF3～$FFF2 |
| 定时器2通道0 | IF6 | 6 | $FFF1～$FFF0 |
| 定时器2通道1 | IF7 | 7 | $FFEF～$FFEE |
| 定时器2溢出 | IF8 | 8 | $FFED～$FFEC |
| SPI接收器满、SPI溢出、SPI模式错误 | IF9 | 9 | $FFEB～$FFEA |
| SPI发送器空 | IF10 | 10 | $FFE9～$FFE8 |
| SCI接收器溢出错误、噪声错误、帧错误、奇偶校验错误 | IF11 | 11 | $FFE7～$FFE6 |
| SCI接收器满、SCI接收器空闲 | IF12 | 12 | $FFE5～$FFE4 |
| SCI发送器空、SCI发送完成 | IF13 | 13 | $FFE3～$FFE2 |
| 键盘 | IF14 | 14 | $FFE1～$FFE0 |
| ADC转换结束 | IF15 | 15 | $FFDF～$FFDE |
| 时基 | IF16 | 16 | $FFDD～$FFDC |
3）中断状态寄存器：三个中断状态寄存器分别存放IF1～IF16的中断标志，供软件查询中断来源。
| 寄存器 | 地址 | 位分配（bit0→bit7） |
|---|---|---|
| INT1 | $FE04 | 0、0、IF1、IF2、IF3、IF4、IF5、IF6 |
| INT2 | $FE05 | IF7、IF8、IF9、IF10、IF11、IF12、IF13、IF14 |
| INT3 | $FE06 | IF15、IF16、0、0、0、0、0、0 |
此外还涉及中断允许控制与中断请求的撤除。
习题
谢谢！
本页为项目一「汽车车载网络技术基础」的结束页。本模块依次讲解车载网络的应用背景与功能特点、网络的组成与分类、通信协议标准的类型，以及汽车车载单片机CPU、存储器、定时器、I/O端口与中断系统的结构与工作原理。
下载地址：{{downurl}}
{{{a}}}
{{#b}}{{{b}}}
{{/b}} {{/title}} {{#nolog}}登陆注册
{{/nolog}} {{#djsx}}点我刷新
{{/djsx}} {{#gocz}} {{/gocz}} {{#ffqr}} {{/ffqr}}