08 第八章 门电路和组合逻辑电路.pptx

第1页：门电路和组合逻辑电路

门电路和组合逻辑电路：第8章门电路和组合逻辑电路。

第2页：数字电路概述

数字电路概述：.1.1电子电路中的信号模拟信号时间和数值连续变化处理此类信号的电路模拟电路数字信号（脉冲信号）时间和数值不连续变化处理此类信号的电路数字电路。

第3页：数字电路概述（续）

数字电路概述（续）：.1.2脉冲信号的波形及参数脉冲是一种跃变信号,并且持续时间短暂矩形波尖顶波。

第4页：§8.1 数字电路概述

§8.1 数字电路概述：实际矩形波的特征A脉冲幅度信号变化的最大值0.9Atftr0.5A0.1Atp脉冲上升沿脉冲下降沿脉冲宽度。

第5页：§8.1 数字电路概述（续）

§8.1 数字电路概述（续）：正脉冲负脉冲脉冲信号变化后的电平值比初始电平值高脉冲信号变化后的电平值比初始电平值低0V+5V0V-5V0V0V+5V-5V。

第6页：晶体管的开关特性

晶体管的开关特性：,输出高电平K闭oU=0,输入信号控制开关状态输出低电平可用三极管代替。

第7页：§8.2 晶体管的开关特性

§8.2 晶体管的开关特性：晶体管的三种工作状态三极管是数字电路中最基本的开关元件，通常工作在饱和区或截止区。369121324Q1Q2Q3IC/mAUCE/V80μAIB=40μA160μA120μA饱和区截止区放大区CE(sat)U。

第8页：分立元件门电路

分立元件门电路：.3.1门电路的基本概念号满足条件的电信号能够通过“门”不满足条件就是一种的开电关信用电路做成这种开关称为“门电路”不能够通过“门”门电路输入信号与输出信号之间存在一定的逻辑关系。

第9页：门电路的输入和输出信号用电平高低表

门电路的输入和输出信号用电平高低表：门电路门电路的输入和输出信号用电平高低表示正逻辑高电平用“1”表示低电平用“0”表示负逻辑高电平用“0”表示低电平用“1”表示输入信号输出信号。

第10页：§8.3 分立元件门电路

§8.3 分立元件门电路

• 与门（与逻辑）A、B、C都满足一定条件时，事件Y才发生。EYABCA＝
• B＝
• C＝1Y＝1A、B、C有一个为0Y＝A•B•C逻辑与(逻辑乘)Y＝0

第11页：§8.3 分立元件门电路（续）

§8.3 分立元件门电路（续）：&与门的逻辑符号ABCY。

第12页：§8.3 分立元件门电路（续）

§8.3 分立元件门电路（续）：2.或门（或逻辑）A、B、C只要有一个满足条件时,事件Y就发生.AEYBC灯Y亮的条件：A或B或C只要有一个接通A＝1或B＝1或C＝1Y＝1A、B、C都为0Y＝0Y=A+B+C逻辑或(逻辑加)。

第13页：§8.3 分立元件门电路（续）

§8.3 分立元件门电路（续）：≥1ABCY或门的逻辑符号。

第14页：§8.3 分立元件门电路（续）

§8.3 分立元件门电路（续）：3.非门（非逻辑）A满足条件时，事件Y不发生A不满足条件时，事件Y发生AEYR灯Y亮的条件：A不接通A＝1Y＝0A＝0Y＝1灯Y不亮的条件：A接通Y=A逻辑非。

第15页：非门的逻辑符号

非门的逻辑符号：AY1非门的逻辑符号。

第16页：输入端输出端C二极管

输入端输出端C二极管：8.3.2二极管与门电路YDADBAB+5VDCuYuCuBuA0.70000.73000.70300.73300.70030.73030.70333.7333输入端输出端C二极管。

第17页：§8.3 分立元件门电路（真值表）

§8.3 分立元件门电路（真值表）：下表列出输入与输出的逻辑对应关系。

第18页：§8.3 分立元件门电路（续）

§8.3 分立元件门电路（续）：8.3.3二极管或门电路YDADBABDCCuFuCuBuA00004.35004.30504.35504.30054.35054.30554.3555R输入端0V输出端。

第19页：§8.3 分立元件门电路（真值表）

§8.3 分立元件门电路（真值表）：下表列出输入与输出的逻辑对应关系。

第20页：§8.3 分立元件门电路（真值表）

§8.3 分立元件门电路（真值表）：下表列出输入与输出的逻辑对应关系。

第21页：§8.3 分立元件门电路（续）

§8.3 分立元件门电路（续）：基本门电路非门电路或门电路与门电路DYDADBA+5VBDCCRKRBRC与门非门R与非门不同组合组合门电路Y=A·B·C+5V+3V。

第22页：§8.3 分立元件门电路（真值表）

§8.3 分立元件门电路（真值表）：下表列出输入与输出的逻辑对应关系。

第23页：用二极管或门和晶体管非门联接成或非门电路

用二极管或门和晶体管非门联接成或非门电路：思考题：用二极管或门和晶体管非门联接成或非门电路，并列出它的真值表。

第24页：TTL门电路

TTL门电路：.4.1TTL与非门电路以CT7400为例讲解。CT7400在一个封装内有四个相同的与非门。其外形如下图所示。&&&&GNDVCC。

第25页：§8.4 TTL门电路

§8.4 TTL门电路

• 输入部分的VT
• R1为与门。
• 中间放大级由VT
• R
• R3组成。
• 输出级为反相器，由VT
• VD
• VT
• R4组成。TTL是指输入级是晶体管，输出级是晶体管构成的逻辑电路。TTL与非门的电路如图所示,该电路由三个部分组成。
• 电路结构2RR2RR331k1ΩkΩ1.16.6kΩkΩ11AABB44kkΩΩRR11VVTTR1AVCC=+5Vb1c1UUOOVVCCCC==55VV13103Ω0ΩRR44VVT3T3VVT5T5VVT2T2VVDD44B

第26页：§8.4 TTL门电路（续）

§8.4 TTL门电路（续）：“0”0.3VIOHUO=HIiLVCC=UR2+UBE3+UD4+UOUO=VCC-UR2-UBE3-UD4=5-0-0.7-0.7=3.6V该电位不足以使VT2及VT5导通，因25此VT及VT截止。VT2截止，VCC经R2有电流向VT3的基极流去，使VT3饱和，于是可以列出如下方程式2.电路的逻辑功能24RROUABCCV=5VR31kΩ1.6kΩ130Ω1VTVT2VT3VT5VD4(1)关态1V4kΩR1。

第27页：§8.4 TTL门电路（续）

§8.4 TTL门电路（续）：输出高电平时，可以有电流从输出端流出，这个电流称为高电平输出电流IOH，也称拉电流。BU=0UA=0B1U=1VIB1=IIL？R4R2ABCC=5VV4kΩR1R31kΩ130Ω1VTVT23VTVT54VDIIL1V1.6kΩUO=HVT截止→VT截止25↓↓IR2=IB3→VT3、VD4饱和→UOHIOH。

第28页：§8.4 TTL门电路（续）

§8.4 TTL门电路（续）：UO=L??1.4V0.7VUO=L开态对应所有输入端为高电平，输出为低电平的状态。因为所有的输入端为高电平，即A=B=1，VT1管的两个发射结都反偏，于是V通过RCC1、VT1的集电结向VT2提供基流IB2。(2)开态IOL?34RRR2R1OUAB=5VVCC1kΩ1.6kΩ1V130Ω“1”VT1VT23VTVT5VD42.1V4kΩ。

第29页：输入端的电流由外电路流入逻辑门

输入端的电流由外电路流入逻辑门：此时，在输入端的电流由外电路流入逻辑门，因发射结反偏，这个输入电流很小，一般在微安级，称为高电平输入电流IIH。UA=UB=UIH？VT5饱和↓UB5=0.7VVT2饱和↓UB1=2.1VIB1=IB2↓UB2=1.4V↓UC2=1VVT3、VD4截止UOL↑R4R21ABVCC=5V4kΩRR31kΩ130Ω1VTVT2VT3VT5VD4"1"2.1V1.6kΩ1VIB20.7VIB5IR31.4VIE2IC2UO=L。

第30页：§8.4 TTL门电路（续）

§8.4 TTL门电路（续）：3.TTL与非门的特性及技术参数(1)TTL与非门的电压传输特性Uo=f(UI)BC12UI/V31UO/V4A32D。

第31页：§8.4 TTL门电路（续）

§8.4 TTL门电路（续）：(2)扇出系数NO指一个门能带同类门的最大数目，表示带负载能力＆＆＆＆＆G2G3GNG1ON≥8对TTL与非门NO。

第32页：前后级之间的电流关系

前后级之间的电流关系：前后级之间的电流关系&前级&后级前级输出高电平前级流出电流IOH拉电流输入高电平电流IiH。

第33页：前后级之间的电流关系（续）

前后级之间的电流关系（续）：前后级之间的电流关系&前级&后级前级输出低电平流入前级电流IOL灌电流输入低电平电流IiL。

第34页：§8.4 TTL门电路（续）

§8.4 TTL门电路（续）：totuoo(3)平均传输延迟时间ui50%50%tpd1tpd2平均传输延迟时间1tpd=2(tpd1+tpd2)注意：此值愈小愈好上升延迟时间下降延迟时间。

第35页：三态输出与非门电路图形符号

三态输出与非门电路图形符号：8.4.2三态输出与非门电路图形符号&YABE。

第36页：§8.4 TTL门电路（真值表）

§8.4 TTL门电路（真值表）：输出端Y输入端控制端EBA1001101101011高阻XX0三态输出与非门的真值表。

第37页：§8.4 TTL门电路（续）

§8.4 TTL门电路（续）：E1总线E2１E3００用途：三态门主要作为TTL电路与总线间的接口电路此时接受G2的输出。G1、G3呈高阻状态。

第38页：CMOS门电路

CMOS门电路：.5.1CMOS非门电路＋UDDST2T1AYSDDN沟道P沟道互补对称结构CMOS电路。

第39页：§8.5 CMOS门电路

§8.5 CMOS门电路：工作原理A＝1＋UDDST2T1YSDD导通截止输出Y＝0。

第40页：§8.5 CMOS门电路（续）

§8.5 CMOS门电路（续）：8.5.2CMOS与非门电路＋UDDT3T2AYT1BT4N沟道增强型管串联驱动管P沟道增强型管并联负载管。

第41页：§8.5 CMOS门电路（续）

§8.5 CMOS门电路（续）：A＝1＋UDDT3T2T1T4B＝1截止电阻Y＝0很高导通电阻很低。

第42页：§8.5 CMOS门电路（续）

§8.5 CMOS门电路（续）：A＝0＋UDDT3T2T1T4B＝1导通电阻Y＝1很低截止电阻很高。

第43页：§8.5 CMOS门电路（续）

§8.5 CMOS门电路（续）：8.5.3CMOS或非门电路＋UDDT3T2AT1T4BN沟道增强型管并联驱动管P沟道增强型管串联负载管。

第44页：§8.5 CMOS门电路（续）

§8.5 CMOS门电路（续）：＋UDDT2T1T4A＝0B＝0截止导通T3Y＝1。

第45页：§8.5 CMOS门电路（续）

§8.5 CMOS门电路（续）：＋UDDT3T2T1T4A＝1B＝0截止导通Y＝0。

第46页：§8.5 CMOS门电路（续）

§8.5 CMOS门电路（续）：8.5.4CMOS传输门电路UDDuIuOST2ST1DD控制极C＝1控制极C＝0传输门导通uO＝uI。

第47页：§8.5 CMOS门电路（续）

§8.5 CMOS门电路（续）：uIuOCCTG1与非门组成的开关电路uIuOCCTGCMOS传输门电路图形符号。

第48页：§8.5 CMOS门电路（续）

§8.5 CMOS门电路（续）

• 静态功耗小（只有0.01mW)。
• 允许电源电压范围宽（3∼18V）。
• 扇出系数大，抗噪容限大。

第49页：逻辑代数中基本运算

逻辑代数中基本运算：.6.1逻辑代数运算法则在逻辑代数中，用“1”、“0”表示两种状态普通代数表示数量关系逻辑代数表示逻辑关系与运算或运算非运算。

第50页：§8.6 逻辑代数中基本运算

§8.6 逻辑代数中基本运算

• A•0=0•A=
• A•1=1•A=A
• A•A=A1AAA
• A·A=0AA
• A+0=A0A

第51页：§8.6 逻辑代数中基本运算（续）

§8.6 逻辑代数中基本运算（续）

• A+A=A
• A+1=
• A+A=1AAAAAA=A9.

第52页：§8.6 逻辑代数中基本运算（续）

§8.6 逻辑代数中基本运算（续）

• A+B=B+A
• A•B=B•A结合律
• ABC=(AB)C=A(BC)
• A+B+C=A+(B+C)=(A+B)+C分配律
• A(B+C)=AB+AC
• A+BC=(A+B)(A+C)运算规律

第53页：§8.6 逻辑代数中基本运算（续）

§8.6 逻辑代数中基本运算（续）

• A（A+B）=A吸收律
• A(A+B)=AB
• A+AB=A
• A+AB=A+B
• AB+AB=A
• (A+B)(A+B)=A

第54页：§8.6 逻辑代数中基本运算（续）

§8.6 逻辑代数中基本运算（续）：摩根定律AB=A+B22.23.A+B=AB。

第55页：§8.6 逻辑代数中基本运算（真值表）

§8.6 逻辑代数中基本运算（真值表）：8.6.2逻辑函数的表示方法逻辑函数Y＝（A、B、C········）等方法描述。A、B、C是输入变量，Y是输出变量。字母上无反号的叫原变量，有反号的叫反变量。逻辑函数常用真值表逻辑式逻辑图卡诺图。

第56页：§8.6 逻辑代数中基本运算（续）

§8.6 逻辑代数中基本运算（续）：举重裁判电路BCA⊕Y主裁判控制按钮副裁判控制按钮指示灯Y的状态是按钮A、B、C状态的函数A＝1、B＝1、C＝1表示三个按钮按下的状态，只有当主裁判按下按钮A，同时至少有一名副裁判按下按钮B或C时，指示灯Y才会亮。Y＝1指示灯亮，Y＝0表示指示灯灭。Y＝（A、B、C）。

第57页：§8.6 逻辑代数中基本运算（真值表）

§8.6 逻辑代数中基本运算（真值表）：8.6.2逻辑函数的表示方法一、逻辑真值表以表格的形式表示输入、输出变量的逻辑状态关系举重裁判电路的真值表输出Y输入CBA00000111000100010110001101011111。

第58页：§8.6 逻辑代数中基本运算（续）

§8.6 逻辑代数中基本运算（续）：二、逻辑式用“与”、“或”、“非”等逻辑运算的组合式，表示逻辑函数的输入与输出的关系的逻辑状态关系。BCA⊕Y举重裁判电路的逻辑式Y＝A（B+C）。

第59页：§8.6 逻辑代数中基本运算（续）

§8.6 逻辑代数中基本运算（续）：或门，实现Y1＝B+C&≥1BCYY1三、逻辑图用“与”、“或”、“非”等相应的逻辑符号表示函数关系Y＝A（B+C）与门，实现Y＝Y1•AA。

第60页：§8.6 逻辑代数中基本运算（续）

§8.6 逻辑代数中基本运算（续）：四、卡诺图在n变量逻辑函数中，若m为包含n个因子的乘积项，而且这n个变量均以原变量或反变量的形式在m中出现一次，称m为该组变量的最小项。例如：A、B、C三变量的最小项有ABCABCABCABCABCABCABCABC共8个最小项（23个）n个变量共有2n个最小项最小项。

第61页：§8.6 逻辑代数中基本运算（续）

§8.6 逻辑代数中基本运算（续）

• 在输入变量的任何取值下,必有一个最小项,而且仅有一个最小项的值为
• 任意两个最小项的乘积为
• 全体最小项之和为

第62页：§8.6 逻辑代数中基本运算（续）

§8.6 逻辑代数中基本运算（续）：卡诺图是与变量的最小项对应的按一定规则排列的方格图，每一个小方格填入一个最小项。卡诺图的每一个方格代表一种输入组合，并且把对应的输入组合注明在阵列图的左方和上方。ABABABAB0101BAABCABCABCABCABCABCABCABC0100011110BCA。

第63页：§8.6 逻辑代数中基本运算（续）

§8.6 逻辑代数中基本运算（续）：单元编号0010ABCDm2ABCDm3ABCDm1ABCDm0ABCDm6ABCDm7ABCDm5ABCDm4ABCDm14ABCDm15ABCDm13ABCDm12ABCDm10ABCDm11ABCDm9ABCDm8AB00填入ABCD＝010001函数值1110CD00四变量卡诺图011110只有一项不同。

第64页：§8.6 逻辑代数中基本运算（续）

§8.6 逻辑代数中基本运算（续）：输入ABC输出Y110001101011111000000100100001110101111011100000ABC00举重裁判电路卡诺图Y=F(A,B,C)=ABC+ABC+ABC=Σm(5,6,7)。

第65页：§8.6 逻辑代数中基本运算（续）

§8.6 逻辑代数中基本运算（续）：用卡诺图表示逻辑函数逻辑函数最小项之和在卡诺图上对应位置写1结论：任何一个逻辑函数都等于它的卡诺图中填1的那些最小项之和。

第66页：§8.6 逻辑代数中基本运算（续）

§8.6 逻辑代数中基本运算（续）：8.6.3逻辑函数的化简1.应用逻辑代数运算法则化简(1)并项法应用和A+A=1AB+AB=A例：试用并项法下列逻辑函数：Y1=ABCD+ABCDY2=AB+ACD+AB+ACDY3=ABC+AC+BCY4=BCD+BCD+BCD+BCD。

第67页：§8.6 逻辑代数中基本运算（续）

§8.6 逻辑代数中基本运算（续）：解：Y1=ABCD+ABCD=A(BCD+BCD)=AY2=AB+ACD+AB+ACD=A(B+CD)+A(B+CD)=B+CDY3=ABC+AC+BC=ABC+(A+B)C=(AB)C+(A+B)C=(AB)C+(AB)C=CY4=BCD+BCD+BCD+BCD=B(CD+CD)+B(CD+CD)=B(C≫D)+B(C≫D)=B。

第68页：§8.6 逻辑代数中基本运算（续）

§8.6 逻辑代数中基本运算（续）：(2)配项法应用B=B(A+A),将A+A与某乘积项相乘，后展开，合并化简如：Y=AB+AC+BC=AB+AC+BC(A+A)=AB+AC+ABC+ABC=AB(1+C)+AC(1+B)=AB+AC。

第69页：§8.6 逻辑代数中基本运算（续）

§8.6 逻辑代数中基本运算（续）：（3）吸收法可将AB项消去。利用A+AB=A如：Y1=(AB+C)ABD+AD=[(AB+C)B]AD+AD=ADY2=AB+ABC+ABD+AB(C+D)=AB+AB[C+D+(C+D)]=AB。

第70页：§8.6 逻辑代数中基本运算（续）

§8.6 逻辑代数中基本运算（续）：(4)消项法利用AB+AC+BC=AB+AC将BC项消去如：Y=ABCD+(A+B)E+CDE=AB(CD)+(AB)E+(CD)E=ABCD+ABE。

第71页：§8.6 逻辑代数中基本运算（续）

§8.6 逻辑代数中基本运算（续）：（5）消因子法将利用A+AB=A+BAB中的因子A消去。如：=A+A(CD+BC)=A+CD+BCY1=B+ABC=B+ACY2=A+ACD+ABC。

第72页：§8.6 逻辑代数中基本运算（续）

§8.6 逻辑代数中基本运算（续）：(6)加项法利用A+A=A加入相同项后，合并化简。如：Y=ABC+ABC+ABC=ABC+ABC+ABC+ABC=BC(A+A)+AC(B+B)=BC+AC。

第73页：§8.6 逻辑代数中基本运算（续）

§8.6 逻辑代数中基本运算（续）

• 应用卡诺图化简用卡诺图化简的思想就是利用基本定律AB+AB=A把互反的变量消去,使两个乘积项合并为一个乘积项。利用卡诺图化简的规则：
• 将取值为“1”的相邻小方格圈成矩形，相邻小方格包括最上行与最下行及最左列与最右列同列或同行两端的两个小方格
• 所圈取值为“1”的相邻小方格的个数应为2n个
• 圈的个数应最少，圈内小方格个数应尽可能多
• 每圈一个新的圈时，必须包含至少一个从未圈过的最小项
• 每一个取值为“1”的小方格可被圈多次
• 相邻的两项可合并为一项，并消去一个因子
• 化简后的逻辑式是各化简项的逻辑和。

第74页：§8.6 逻辑代数中基本运算（续）

§8.6 逻辑代数中基本运算（续）：CDAB0001111000000BDCDABC例1：用卡诺图化简逻辑函数Y=Σm(1,4,5,7,9,13,15)把函数Ｙ所具有的最小项为１的填入相应的小方格中画出四变量的卡诺图11100011011111011100011将函数式中没有出现最小项的位置填０圈取值为1的小方格,个数为２n,小方格尽可能地多取。消去取值不同的变量将得到的三个最小项相加，得Y=BD+CD+ABC。

第75页：§8.6 逻辑代数中基本运算（续）

§8.6 逻辑代数中基本运算（续）：例2：用卡诺图化简逻辑函数Y(A,B,C,D)=Σ(0,2,3,5,6,8,9,10,11,12,13,14,15)ABCD0001111000011110Y=A+CD+BC+BD+BCD1111111111011010BCDBDBCCDA。

第76页：组合逻辑电路的分析和综合

组合逻辑电路的分析和综合：.7.1组合逻辑电路的分析组合逻辑电路的分析就是通过分析找出电路的逻辑功能。分析组合逻辑电路的步骤：逻辑图逻辑式运用逻辑代数化简真值表分析功能。

第77页：§8.7 组合逻辑电路的分析和综合

§8.7 组合逻辑电路的分析和综合：Y=Y1Y2=AAB·BAB=AB+ABY2=BX=BABY1=AX=AAB例：分析下面的逻辑图BAYY2Y1X&G1&G2&G3&G4X=AB。

第78页：真值表逻辑功能

真值表逻辑功能：输出Y输入AB011000011011真值表逻辑功能：当输入端A和B相异时，输出为1；否则，输出为0。Y=AB+AB=A≫B=1异或门。

第79页：§8.7 组合逻辑电路的分析和综合

§8.7 组合逻辑电路的分析和综合：8.7.2组合逻辑电路的综合组合电路的综合(设计)是要求设计者按照给定的具体逻辑要求设计出最简单的逻辑电路。组合电路设计的步骤：逻辑要求真值表逻辑式运用逻辑代数化简逻辑图。

第80页：§8.7 组合逻辑电路的分析和综合

§8.7 组合逻辑电路的分析和综合：例：旅客列车分特快、直快和普快，并依此为优先通行次序。某站在同一时间只能有一趟列车从车站开出，即只能给出一个开车信号，试画出满足上述要求的逻辑电路。设A、B、C分别代表特快、直快、普快开车信号分别为YA、YB、YC。

第81页：§8.7 组合逻辑电路的分析和综合

§8.7 组合逻辑电路的分析和综合：YC=ABCYB=ABC+ABCYA=ABC+ABC+ABC+ABC解：由题中给出的逻辑要求，列逻辑状态表YCYBYACBA010000000011000000001111000100010110001101011111。

第82页：§8.7 组合逻辑电路的分析和综合

§8.7 组合逻辑电路的分析和综合：对已写出的函数式化简YA=ABC+ABC+ABC+ABC=AB+AB=AY=ABC+ABC=ABBYC=ABC&&&&ACCYBYAYB。

第83页：§8.7 组合逻辑电路的分析和综合

§8.7 组合逻辑电路的分析和综合：例：有三个输入变量A、B、C，当输入端有偶数个1时，给出一个指示信号，试用与非门实现。解：根据要求写出逻辑状态表YCBA00000100001011100001110110110111。

第84页：§8.7 组合逻辑电路的分析和综合

§8.7 组合逻辑电路的分析和综合：Y=ABC+ABC+ABC题中要求用与非门实现将上式变换成与非式根据直值表，可写出如下的函数式Y=ABC+ABC+ABC=ABC+ABC+ABC=ABC·ABC·ABC。

第85页：根据上面的逻辑函数式

根据上面的逻辑函数式：根据上面的逻辑函数式，画出逻辑图。&&BY&&&&ABCCC&ABABCA。

第86页：加法器

加法器：.8.1二进制二进制数可用B=ΣKi×2i表示；N进制数可用N=ΣKi×Ni表示；第i位系数基数权十进制数可用D=ΣKi×10i表示；如：(101.11)2=1×22+0×21+1×20+1×2-1+1×2-2。

第87页：不考虑低位进来的进位数

不考虑低位进来的进位数：8.8.2半加器“半加”就是求本位和，不考虑低位进来的进位数。A+B半加和0000111011110进位。

第88页：§8.8 加法器（真值表）

§8.8 加法器（真值表）：下表列出输入与输出的逻辑对应关系。

第89页：还要考虑来自低位的进位数

还要考虑来自低位的进位数：还要考虑来自低位的进位数，由此得出本位和数8.8.3全加器在多位数相加时，两个待加数Ai和BiCi-1CiCi-1BiAiSi0000010100100100111010001011010101111111（全加和数）Si和进位数Ci全加器真值表。

第90页：§8.8 加法器

§8.8 加法器：逻辑图≥1AiBiCi-1CiSiCOCOΣΣ逻辑符号iABiCi-1SiCiΣCICO。