页数：37页文件大小：493.9 KB来源： 电工学ppt课件
本课件先给出组合逻辑电路的分析步骤与设计流程，配合例题说明由逻辑要求到逻辑图的转化，随后依次介绍编码器与译码器的工作原理及扩展方法，说明数据分配器与数据选择器的功能，最后讲解加法器与比较器等运算单元的构成。
本页为第七章组合逻辑电路的目录页，列出本部分所包含的章节与内容框架。
第一节组合逻辑电路的分析：本节依次讲解以下内容。
本页以电路图、波形或实物图示为主，源文件未提取到更多文字说明，建议对照原课件图片补充本页要点。
例1、分析电路的逻辑功能。&F&AB&&A BFAB0 00 11 01 10110异或门=1
=1例2、分析电路的逻辑功能。A BFAB0 00 11 01 10110同或门&F&AB&&&BA＝AB
例3、裁判表决电路BACA、B、C表示三名裁判，其中A是主裁判，B、C是副裁判。
判断工作过程。FA B C F0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 100000111当主裁判和一名副裁判认为合格时灯亮。
AC&&&
例4、分析下图，写出逻辑表达式并化简。&≥1F≥1&ABC＝ABC · A + ABC · C= ABC
例5、如图，一个用于保险柜的密码锁控制电路，开锁的条件是：(1)要拨对密码；
(2)要将开锁控制开关S闭合。条件满足，开锁信号为1，报警信号为0；
条件不满足，开锁信号为0，报警信号为1，警铃报警。试分析该电路的密码。
ABCDSEC&＆F1开锁信号＆F2报警信号BAF1＝1，ABCD＝1001∴密码是1001。
F2＝1，ABCD≠1001警铃报警。
例6、已知输入信号波形如图，试画输出波形图。&≥1&≥1ABCFABC0100 01 11 10FABC0000000
第二节组合逻辑电路的设计：本节依次讲解以下内容。
本页以电路图、波形或实物图示为主，源文件未提取到更多文字说明，建议对照原课件图片补充本页要点。
一、组合逻辑电路的设计步骤分析逻辑功能；列写真值表；由真值表列写逻辑表达式；
化简表达式；画出逻辑图。
本页以电路图、波形或实物图示为主，源文件未提取到更多文字说明，建议对照原课件图片补充本页要点。
例1、已知输入输出波形，试写出逻辑表达式，并变换为与非形式，并以与非门实现。
ABCFA B C F0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 110000011ABC0100 01 11 10111ABBC＆FABC＆＆
例2、设计一个三输入三输出的逻辑电路。当A=1，B=C=0，红、绿灯亮；
当C=1，B=A=0，黄、绿灯亮；当A=B=C=0，三个灯全亮。
A、B、C为三输入端，F1、F2、F3分别代表红、黄、绿灯，1表示灯亮；
0表示灯灭。A B C F1F2F30 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11111111解：&F2ABC&F1F3≥1
例3、设计一个三人表决逻辑电路，要求:三人A、B、C各控制一个按键，赞成则按键，不赞成则不按键，如果多数赞成则灯亮，否则灯不亮。
解：输入－A、B、C“1”－按键按下，“0”－没按键，输出－F“1”－灯亮，“0”－灯不亮。
得到与逻辑功能相对应的真值表
A B C F0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1ABC000011111011110000L= AC + BC + AB11110000ABBCAC
第三节编码器和译码器：本节依次讲解以下内容。
本页以电路图、波形或实物图示为主，源文件未提取到更多文字说明，建议对照原课件图片补充本页要点。
一、编码器数字电路中，有时需要把某种控制信息用一个规定的二进制数来表示，这种表示控制信息的二进制数称为代码。
将控制信息转换成代码的过程称为编码。实现编码的组合逻辑电路称为编码器。
编码器N＝2nn
二进制编码器对N个信号进行编码，要保证2n≥N。C B AY0Y1Y2Y3Y4Y5Y6Y70 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 110 0 0 0 0 0 0010 0 0 0 0 00 010 0 0 0 00 0 010 0 0 00 0 0 010 0 00 0 0 0 010 00 0 0 0 0 0100 0 0 0 0 0 01
二进制编码器将八个高低电平信号变为八个不同的三位二值代码。Y0～Y7中任意时刻只允许有一个输入为高电平信号。
二－十进制编码器将Y0～Y9编成十个二值代码的电路。编码器Y0Y9DCBA
000输出输入BCA0 (Y0)1 (Y1)2 (Y2)3 (Y3)4 (Y4)5 (Y5)6 (Y6)7 (Y7)8 ( Y8)9 (Y9)D00011101000011110001101100000000001118421BCD码编码表
习题 8－3 8－3线优先编码器T741488－3线优先编码器T341二－十进制优先编码器T1147常用编码器集成电路填空：计算机键盘上101个键盘用二进制代码进行编码，至少应为_____位二进制数。2n≥101n = 77
二、译码器译码是编码的逆过程，是将输入代码的含义“翻译”成一组高低电平信号。
实现译码的组合逻辑电路称为译码器。N－2n线译码器2－4线译码器3－8线4－16线译码器N＝2nn
习题 32－4 Y0&AB&&&Y1Y2Y32－4线译码器Y0＝A＋BY0Y1Y2Y3A B0 1 1 11 0 1 11 1 0 11 1 1 00 00 11 01 1此译码器输出低电平有效。E加入使能端E，可以控制译码器的工作。E＝1，Y0～Y3都为1，译码器不工作；E＝0，译码器正常工作。
应用实例三态门三态门三态门三态门译码器A1A0Y0Y1Y2Y3计算机中央处理单元(CPU)数据线地址线外设数据线
本页以电路图、波形或实物图示为主，源文件未提取到更多文字说明，建议对照原课件图片补充本页要点。
显示译码器数字显示电路译码器驱动器显示器常用的显示方式：字形重叠式分段式点阵式常用的数码显示管：辉光数码管荧光数码管液晶显示器发光二极管(LED)
七段LED显示器abcdefgf g a be d c共阴极a b c d e f ga b c d e f g共阳极＋E
习题 2－4 双2－4线译码器74LS1393－8线译码器74LS138七段译码显示器T337七段译码驱动器T1047常用译码器集成电路显示译码器A3A2A1A000001001
第四节数据分配器和选择器：本节依次讲解以下内容。
本页以电路图、波形或实物图示为主，源文件未提取到更多文字说明，建议对照原课件图片补充本页要点。
数据分配器是指能够完成将一个数据通过选择，能送到多个数据输出端的逻辑电路。
数据输入Y0Y1Y2Y3地址输入00011011一、数据分配器数据输出
习题 3－8 74LS138－数据分配器，多路转换器3－8线译码器16151413121110912345678A B CG2AG2BG1GNDUCC地址数据使能控制输出Y0Y1Y2Y3Y4Y5Y6Y7G1为控制端，高电平有效
二、数据选择器数据选择器是指能够完成将多个数据通过选择，能送到一个数据输出端的逻辑电路。
数据输出I0I1I2I3地址输入00011011数据输入
74LS151－八选一多路数据开关16151413121110912345678I3I2I1I0YWGNDEI4I5I6I7S1S2S3UCC地址控制输出输入输入E为控制端，低电平有效
多路信号分时传送电路I0I7～EC B AYWW0W7～Y0Y7～G2BG2AG1C B AGNDGNDW0W7～′′B2B1B074LS15174LS138
第五节运算器：本节依次讲解以下内容。
本页以电路图、波形或实物图示为主，源文件未提取到更多文字说明，建议对照原课件图片补充本页要点。
一、加法器半加器不考虑进位，将两个二进制数A和B相加，称为半加。
实现半加运算的电路称为半加器。令A、B为加数，S为和，C为进位。
可得真值表：S CAB0 00 11 01 110010001C＝A · B逻辑图=1＆ABSC逻辑符号∑coABSC
全加器相加时考虑来自低位的进位，称为全加。实现全加运算的电路称为全加器。
令Ai、Bi为加数Ci-1为低位进位，Si为和，Ci为高位进位。
可得真值表：A B Ci-1SiCi0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11001000110010111逻辑符号∑cIcoAiBiCi-1SiCi逻辑图AiBiSiCi∑co≥1∑coCi－1多位数相加，可采用并行相加串行进位的方式。
二、比较器比较器是对两个数A、B进行比较以判断其大小的电路。
F1F2F3AB比较器(A > B)(A = B)(A < B)F1F2F3AB0 00 11 01 1011000100100&≥1AB&&F2F1F3
下载地址：{{downurl}}
{{{a}}}
{{#b}}{{{b}}}
{{/b}} {{/title}} {{#nolog}}登陆注册
{{/nolog}} {{#djsx}}点我刷新
{{/djsx}} {{#gocz}} {{/gocz}} {{#ffqr}} {{/ffqr}}