23 电工学Ⅱ 第十一章 存储器与可编程逻辑器件.pptx

第1页：第十一章存储器与可编程逻辑器件目录

本页为第十一章存储器与可编程逻辑器件的目录页，列出本部分所包含的章节与内容框架。

• 第一节存储器的概念
• 第二节只读存储器
• 第三节随机存取存储器
• 第四节可编程逻辑器件

第2页：第一节存储器的概念

第一节存储器的概念：本节依次讲解以下内容。

• 存储器

本页以电路图、波形或实物图示为主，源文件未提取到更多文字说明，建议对照原课件图片补充本页要点。

第3页：存储器的组成与计算

存储器（Memory）：数字系统中用于存储大量信息的大规模集成电路，是现代计算机的重要组成部分之一。

典型的存储器是由数以千万计的有记忆功能的存储单元构成，每一个存储单元都有惟一的地址代码加以区分，并能存储一位（或一组）二进制信息。

第4页：半导体存储器分类

体存储器分类

按功能只读存储器（ROM）随机存取存储器（RAM）按元件双极型存储器

OS型存储器

速度较慢，功耗小，集成度高

本页以电路图、波形或实物图示为主，源文件未提取到更多文字说明，建议对照原课件图片补充本页要点。

第5页：第二节只读存储器

第二节只读存储器：本节依次讲解以下内容。

• 只读存储器的结构ROM的应用（
• ROM）

本页以电路图、波形或实物图示为主，源文件未提取到更多文字说明，建议对照原课件图片补充本页要点。

第6页：ROM由存储矩阵

ROM由存储矩阵、地址译码器和读出电路三部分组成。读出电路存储矩阵地址译码器N×MW0W1WN-1DM-1D0D1数据输出地址输入AN-1A1A0字线（选择线）位线（数据线）一、只读存储器的结构

第7页：存储矩阵

1.存储矩阵存储矩阵是存储器的主体，由若干存储单元组成，每单元存放1位二进制数。

存储容量＝N×M一条指令或一个数据用M位二进制数表示，称为一个字，M为字长。

W0～WN－1为地址选择线（字线）。D0～DM－1为数据线（位线）。

第8页：存储矩阵的使用

W0W1W2W3D0D1D2D31110111001001110D0D1D2D3由二极管或三极管制成的存储单元在制造ROM时便已将已知的数据或指令存放其中，使用时只能读取，而不能修改。

存储矩阵是一个“或”逻辑阵列

第9页：地址输入

11A0A1地址输入W0W1W2W3A0A1+UCCA0A12.地址译码器地址译码器是一个“与”逻辑阵列W3W2W1W0A1A00 0 010 010010 010 0 00 00 11 01 1

第10页：地址译码器有n条地址线

地址译码器有n条地址线（A0~An－l），可译出N条字线，N=2n。

它们作为译码器的输入变量，可组成N=2n个最小项，所以地址译码器也称最小项译码器。

但同一时间只能有一条字线（即一个地址）有效。3.读出电路读出电路通常是由三态“非”门组成的数据总线，它一方面可增强ROM的带负载能力，另一方面当ROM不输出数据时，总线上可传输其它部件中的数据。

第11页：读出电路地址译码器存储

11A0A1读出电路地址译码器存储矩阵地址输入W0W1W2W3D0D1D2D3A0A1+UCCA0A1000001导通1 1 0 1导通ROM的工作过程

第12页：ROM应用

二、ROM的应用排队组合电路电路的功能：输入信号A、B、C通过排队电路后分别由YA、YB、YC输出。

但在同一时刻只能有一个信号通过，如同时有两个或两个以上的信号输入时，则按A、B、C的优先顺序通过。

列出排队电路的真值表YAYBYCA B C0 0 00 0 10 1 00 1 01 0 01 0 01 0 01 0 00 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1可得最小项逻辑函数

第13页：地址译码器

m0m1m2m3m4m5m6m7ABC地址译码器YAYBYCROM阵列图设三个输入信号作为地址译码器的输入端，设4条位线分别为D3＝YA，D2＝YB，D1＝YC，D0＝0，得到ROM阵列图。

第14页：第三节随机存取存储器

第三节随机存取存储器：本节依次讲解以下内容。

• 随机存取存储器的结构RAM集成芯片
• RAM的应用（
• RAM）

本页以电路图、波形或实物图示为主，源文件未提取到更多文字说明，建议对照原课件图片补充本页要点。

第15页：随机存取存储器的结构

一、随机存取存储器的结构RAM的形式与ROM相似，只是多了读写控制部分，且输出端是双向数据总线。

地址线An-1A0A1地址译码器数据线读写/控制电路读/写控制(R/W)输入/输出I/O片选(CS)双向三态缓冲器存储矩阵

第16页：存储矩阵结构形式与

1.存储矩阵结构形式与ROM相似，但存储的信息是由外部输入的，不是制造时固有的。

由于所用存储单元的电路不同，RAM可分静态RAM和动态RAM：静态RAM—存入信息后只要不断电，信息一直保存。

静态RAM集成度低，使用方便，用于小容量器件。动态RAM—采用电容存储信息，由于漏电，信息易丢失，所以必须辅以动态刷新电路来恢复信息。

动态RAM集成度高，功率小，使用复杂，用于大容量器件。

第17页：地址译码器与

• 地址译码器与ROM一样，也是N选一译码器。
• 读/写控制电路当R/W＝1时，执行读操作，存储器通过双向数据总线向外部输出（O）数据；
• 当R/W＝0时，执行写操作，外部数据通过同一条总线存入（I）RAM。
• 片选控制当CS＝1时，RAM执行操作，当CS＝0时，各片I/O线呈高阻状态，此时RAM被禁止读/写操作。

第18页：RAM集成芯片

二、RAM集成芯片9GND8A17A26A35A44A53A62A71A10A9A8UCC1210111413151617246116WEA0D1D2D0D4D5D6D7191820212223D3OECE容量：2K8＝211字8位A0～A10地址线D0～D7数据线片选信号低电平有效读/写控制端0－写1－读输出使能控制低电平有效

第19页：功能条件操作方式将

功能条件操作方式将D0~D7数据线内容写入A0~A10选中的单元100写入数据将A0~A10选中的单元内容输出到D0~D7数据线010读出数据数据线D0~D7呈高阻态××1低功耗维持6116的工作情况有三种WEOECE

第20页：RAM的应用位数扩展用

三、RAM的应用位数扩展用1K×1位的RAM芯片组成存储容量为4K×8位的RAM电路。

用8片1K×1位的RAM进行位扩展，组成1K×8位的RAM，也称为一页面。

容量为1K×1位的RAM，可存储1024个字，每个字仅有1位。

若要组成容量为4K×8位的RAM，即能存储4096个字，每个字的字长为8位，则须进行位扩展及字扩展。

第21页：随机存取存储器（续）

1K×1RAM1I/O1K×1RAM2I/O1K×1RAM8I/OD0～D7A0A1A9CSR/W

本页以电路图、波形或实物图示为主，源文件未提取到更多文字说明，建议对照原课件图片补充本页要点。

第22页：字数扩展

字数扩展1K×8RAM1I/O1K×8RAM4I/OD0～D7A0A1A9CSR/WA11A102/4线译码器CS

本页以电路图、波形或实物图示为主，源文件未提取到更多文字说明，建议对照原课件图片补充本页要点。

第23页：第四节可编程逻辑器件

第四节可编程逻辑器件：本节依次讲解以下内容。

• 可编程逻辑阵列
• 可编程阵列逻辑通用
• 阵列逻辑

本页以电路图、波形或实物图示为主，源文件未提取到更多文字说明，建议对照原课件图片补充本页要点。

第24页：可编程逻辑器件

可编程逻辑器件（简称PLD）是可由用户编程、配置的一类逻辑器件的泛称。

PLD是由可编程的“与”阵列和可编程的“或”阵列组成:“与”阵列ABC&YACB≥1Y“或”阵列1AY1Y2缓冲器固定连接用户定义编程点不接通Y=ACY=B+C

第25页：可编程逻辑阵列

其相同点为

均由一个“与”阵列和一个“或”阵列组成

址译码器部分

一般ROM用最小项来设计译码阵列，而PLA是先经过逻辑函数化简，再用最简与或表达式中的与项来编制“与”阵列

第26页：第一节中的“排队电路

第一节中的“排队电路”YAYBYCA B C0 0 00 0 10 1 00 1 01 0 01 0 01 0 01 0 00 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1化简逻辑函数

第27页：可编程逻辑器件（续）

1A1B1C&&&&&&≥1YAYB≥1YC≥1若用ROM实现，共需31个元件。

若用PLA实现，只用了9个元件。

第28页：可编程阵列逻辑

二、可编程阵列逻辑(PAL)可编程阵列逻辑（PAL）是在PLA基础上改进得到的，在阵列控制方式上作了较大的改进，并采用熔丝式双极型工艺，所以在操作的简便性、编程的灵活性和速度方面都比PLA有了较大的提高。

PAL可以取代常规的中、小规模集成电路，其通用性比非可编程的TTL、CMOS等逻辑器件更强。

第29页：可编程阵列（续）

三、通用阵列逻辑（GAL）通用逻辑阵列（GAL）是一种可多次编程、可电擦除的通用逻辑器件。

GAL电路功耗比PAL低，兼容性强，能快速的擦除和编程，是一种理想的硬件加密电路。

使用GAL芯片需要有特殊的开发器，需要一定的经费，但对系统设计带来了体积小、可靠性高、设计灵活、保密性强等优点，因此目前使用较广泛。