29 总结与练习 第十四章 触发器和时序逻辑电路.pptx

第1页：基本要求

• 掌握RS触发器、JK触发器和D触发器的逻辑功能；
• 理解寄存器和移位寄存器的工作原理；
• 理解二进制计数器和二-十进制计数器的工作原理；
• 掌握二-五-十进制集成计数器的应用；
• 理解555定时器的工作原理，理解由555定时器组成的单稳态触发器和多谐振荡器的工作原理。

第2页：本章小结

• 双稳态触发器触发器是数字电路中的重要器件，应牢记各种触发器的逻辑功能、触发方式和图形符号。
• RS触发器(a)基本RS触发器基本RS触发器的逻辑式基本RS触发器逻辑状态表Q01010111不变00不定SRQ图形符号

第3页：RS触发器(a)基本RS触发器基本

• RS触发器(a)基本RS触发器基本RS触发器的逻辑式SRQ图形符号基本RS触发器逻辑状态表Q01010111不变00不定(b)可控RS触发器可控RS触发器的逻辑式可控RS触发器逻辑状态表Qn+100Qn01110011不定RSSRQ图形符号S1SR1RC1CP

第4页：JK触发器JK触发器的逻辑式主从型

• JK触发器JK触发器的逻辑式主从型JK触发器的逻辑状态表Qn+ 100Qn01010111JKSRQ图形符号J1JK1KC1CP(3)D触发器D触发器的逻辑式D触发器的逻辑状态表Qn+1Dn0011上升沿D触发器图形符号SRQD1DC1CP

第5页：寄存器寄存器用来暂时存放参与运算的数

• 寄存器寄存器用来暂时存放参与运算的数据和运算结果。

按存放的方式有并行和串行两种；

取出的方式也有并行和串行两种。

数码寄存器都是并行输入并行输出的。

移位寄存器可以并行输出也可以串行输出。

• 计数器计数器用来累计输入脉冲的数目。

n位二进制加法计数器要用n个触发器，能记最大十进制数为2n−1。

经过n个脉冲循环一次，因此，它也是n进制计数器。

分析一个计数器的步骤是

已知逻辑图→写出各位触发器的逻辑关系式→列出状态表→分析计数功能。

第6页：CT74LS290型二-五-十进制集

• CT74LS290型二-五-十进制集成计数器功能表如下。

计数计数计数计数×00××00××00×0××0100111××00000××011Q3Q2Q1Q0S9(1)S9(2)R0(1)R0(2)利用反馈置“0”或反馈置“9”法可用CT74LS290构成多种进制的计数器。

第7页：由555定时器组成的单稳态触发器

• (1)由555定时器组成的单稳态触发器，当输入触发负脉冲时，输出uO为矩形脉冲，其宽度(暂稳态持续时间)tp=RCln3 = 1.1RC+_∞+_∞Q5 kΩ5 kΩ5 kΩ8+UCC452713C1C26T++单稳态触发器电路图+UCCRC0.01μF+UCCuCuOuI

第8页：由555定时器组成的多谐振荡器

• (2)由555定时器组成的多谐振荡器，毋须外加触发脉冲，就能输出一定频率的矩形脉冲(自激振荡)。

振荡周期T=tp1+tp2= 0.7(R1+ 2R2)C+_∞+_∞Q5 kΩ5 kΩ5 kΩ8+UCC452713C1C26T++多谐振荡器电路图+UCCCuCR1R2+UCCuO

第9页：例题分析

[例1]电路如图所示，试画出Q1Q2的波形。

设两个触发器的初始状态为0。

[解]JK触发器在下降沿触发，D触发器在上升沿触发。

列出状态表，而后由此在时钟脉冲CP的上升沿和下降沿处画出Q1Q2波形。

第10页：来两个时钟脉冲循环一次

来两个时钟脉冲循环一次，输出的是正交波形。

第11页：例题2：试分析如图所示的电路

[例2]试分析如图所示的电路，画出Y1和Y2的波形，并与时钟脉冲CP比较，说明电路的功能。

设初始状态Q=0。

[解]再由输出逻辑式画出Y1和Y2的波形，如图所示。

从波形图上看，时钟脉冲CP经过图中的逻辑电路后变为两个不同相的脉冲，所以上述电路为双相时钟脉冲发生器。

第12页：例题3：试用反馈置“9”法将

[例3]试用反馈置“9”法将CT74LS290型计数器改接成七进制计数器。

[解]设初始状态为0000，计数器计到7时，输出为0111，有三个1，若用反馈置0法，需要有三输入端的与非门才能实现。

而CT74LS290型计数器只有R1(1)，R0(2)两个置零端，无法实现。

但若用反馈置“9”法，可将Q接S9(1)，Q0接C1，R0(1)和R0(2)接“地”，计数脉冲由C1端输入，如图中所示，接成了七进制计数器，表为其状态表。

第13页：当计数到6时

当计数到6时，Q2Q1=11，即将计数器置“9”，即置成1001，而0110这一状态为时短暂，转瞬即逝。

再来一个计数脉冲，即由1001回到0000。

经过七个脉冲循环一次，这就是七进制计数器。

第14页：例题4：数字钟表中的时计数器是二十四进制

[例4]数字钟表中的时计数器是二十四进制，试用两片CT74LS290型二–五–十进制计数器连成二十四进制电路。

Q3Q2Q1Q0S9(1)S9(2)R0(1)R0(2)C0C1Q3Q2Q1Q0S9(1)S9(2)R0(1)R0(2)C0C1CP0个位(1)十位(2)[解]先将两片CT74LS290连成一百进制计数器，再利用反馈置0法，当第24个时钟脉冲来到后，个位和十位计数器都恢复为0000。