页数：60页文件大小：799.9 KB来源： 电工学ppt课件
本课件先建立时序逻辑电路的概念，分析基本RS触发器与钟控RS、JK、D、T触发器的逻辑功能，随后讲解数码寄存器与移位寄存器的工作原理，介绍异步与同步二进制计数器、十进制计数器的构成，最后给出T4293、T4290等集成计数器的应用实例。
本页为第八章双稳态触发器和时序逻辑电路的目录页，列出本部分所包含的章节与内容框架。
第一节基本双稳态触发器：本节依次讲解以下内容。
本页以电路图、波形或实物图示为主，源文件未提取到更多文字说明，建议对照原课件图片补充本页要点。
时序逻辑电路与输出状态不仅与输入变量有关，而且还与系统先前的状态有关。
时序逻辑电路的特点：包括组合逻辑电路和具有记忆功能的电路或反馈延迟电路。
输入、输出之间至少有一条反馈路径。触发器是时序逻辑电路的基本单元，是一种具有记忆功能的逻辑电路。
能够储存一位二值信号。一、时序逻辑电路
双稳态触发器的特点：具有两个能自行保持的稳定状态；根据不同的输入信号可以置成“1”状态或“0”状态；
在输入信号消失后，如果没有新的信号输入，能够保持原状态，直至下一个新的信号输入为止。
二、基本R－S触发器RDSDQ0 11 01 10 0Q0110两个输出端反相，规定Q的状态为触发器的状态。
即Q＝0，Q=1时，称触发器为0态，又称复位；Q＝1，Q=0时，称触发器为1态，又称置位。
不变*不定RD＝0，SD=1触发器复位为0态，称RD为复位端；
RD＝1，SD=0触发器置位为1态，称SD为置位端。＆A＆BQSDRDQ100101101QQQQ0011RD、SD同为1，触发器保持原状态；
RD、SD同为0，触发器状态无法确定，此情况应避免。
本页以电路图、波形或实物图示为主，源文件未提取到更多文字说明，建议对照原课件图片补充本页要点。
第二节钟控双稳态触发器：本节依次讲解以下内容。
一、钟控R－S触发器为使触发器能按要求在某一时间翻转，外加一时钟脉冲CP来控制。
＆B＆AQQSDRD＆C＆DCPRSRS Qn+10 00 11 01 110不定CP=0，CP=1，Qn0C、D门被封锁；
1SR复位端RD、置位端SD负脉冲有效，不受CP控制。
CP＝1时，触发器才能翻转。CP控制触发器的翻转时刻，R、S控制触发器的翻转状态。
钟控R－S触发器为正脉冲有效。逻辑符号钟控R－S触发器的约束条件是RS＝0QRDSDQSRC
例1、已知钟控R－S触发器（正脉冲有效）的输入信号RD、R、S波形如图，试画出Q的波形。
CPQ1234RSRD
本页以电路图、波形或实物图示为主，源文件未提取到更多文字说明，建议对照原课件图片补充本页要点。
例2、由钟控R－S触发器组成的T′触发器如图所示，可完成计数功能，试分析其逻辑功能。
解：R＝Q可见，CP脉冲来一个，触发器翻转一次，即T′触发器可记录CP脉冲个数。
要求CP脉冲宽度要小于触发器翻转所需时间，否则在一个CP作用期间，触发器可能翻转多次，即“空翻”。
QRDSDQSRC钟控R－S触发器的CP对触发器的控制是在一个时间间隔内，而不是控制在某一时刻。
二、主从型J K触发器QQRDSDCPC主触发器JKSSRRC从触发器主从型J K触发器由主触发器和从触发器组成，主触发器和从触发器时钟信号反相.当CP上升沿到来时，主触发器发生翻转，当CP下降沿到来时，从触发器翻转，从而保证在一个CP周期中，触发器的输出只改变一次。
显然，输出状态在CP下降沿到达时改变。因此，这种触发器为下降沿触发。
J K Qn+10 00 11 01 101QnQnQQRDSDC主触发器JKSSRRC从触发器0100110101QnQnQn复位端RD、置位端SD负脉冲有效，不受CP控制。
主从型JK触发器将触发器的翻转控制在CP下降沿这一时刻。主从型JK触发器无不定状态，组成计数电路，可克服空翻。
主从型JK触发器存在一次翻转的问题。即主触发器在CP＝1期间只能翻转一次，要求J、K状态在CP＝1期间不能变化。
逻辑符号负脉冲有效下降沿触发QRDSDQJKC
例3、已知JK触发器（下降沿触发）的输入信号J、K波形如图，试画出Q的波形（Q初始状态为0）。
CPQ1234JK
本页以电路图、波形或实物图示为主，源文件未提取到更多文字说明，建议对照原课件图片补充本页要点。
例4、已知各触发器的初态均为0，A、CP波形如图，试画出Q波形。
CPJQKACPAQ
本页以电路图、波形或实物图示为主，源文件未提取到更多文字说明，建议对照原课件图片补充本页要点。
三、D触发器&1&4&3&2CPDQQDDDSDRD置1阻塞线置0阻塞线置0维持线置1维持线&6&5D Qn+10101D触发器仅在CP前沿到达时翻转，是边沿触发器。
D CPSDRDQQ逻辑符号D触发器无不定状态；克服空翻、一次翻转现象。
Q例5：画出D触发器的输出波形（Qn=0）。CPD123D触发器的输出状态仅取决于CP上升沿到达时刻输入的状态。
例5、已知各触发器的初态均为0，A、B波形如图，试画出Q1、Q2波形。
DQ1CDQ2CABABQ1Q2Q1= D1= Qn1Q2= D2= Qn1
四、T′－T触发器T′触发器CPSDRDQQT触发器CP TSDRDQQT Qn+10 Qn1
本页以电路图、波形或实物图示为主，源文件未提取到更多文字说明，建议对照原课件图片补充本页要点。
五、触发器逻辑功能的转换JK→D触发器JK→T触发器CPJQKDD J K Qn+10 0 1 01 1 0 1CPJQKTT J K Qn+10 0 0 Qn1 1 1 Qn
D→T′触发器DQCD→JK触发器J K D Qn+10 00 11 01 101QnQn01QnQnDQC&&&&KJ
双JK触发器74LS112具有三态门的8D74LS3736D触发器74LS1744D触发器74LS175双D触发器74LS74常用触发器集成电路（TTL）六、触发器应用
74LS175外部引线图12374LS17545678910111213141516RDVCCGNDCPD4D2D1D3Q1Q4Q1Q3Q2Q2Q4Q34D触发器74LS175公共CP、RD端
四人抢答电路74LS175CP&3+5V+5VD1ＲＤS1S2S3S4L1CPRR&1&2L2L3L4D2D3D4Q1Q2Q3Q4Q4Q3Q1Q2
例6、已知各触发器的初态均为0，D、RD波形如图，试画出Q1、Q2波形。
RDQ1Q2CPDQ1CJQ2CDCPKQ1Q2RD
例7、已知各触发器的初态均为0，A、B、C波形如图，试画出Q波形。
JQCP≥1ABCK≥1≥1CPABCB C K0 0 1A B CJ0 1 0 10 1 1 11 0 1 11 1 0 11 1 1 1JKQ
第三节寄存器：本节依次讲解以下内容。
本页以电路图、波形或实物图示为主，源文件未提取到更多文字说明，建议对照原课件图片补充本页要点。
一、数码寄存器寄存器是用于存放各种数码和指令的时序电路。由N个触发器组成的寄存器，能存储N位二进制代码。
按功能分为数码寄存器和移位寄存器。数码寄存器寄存数码时是从存入端同时存入，取出时又同时从取出端取出，所以又称为并行输入并行输出寄存器。
1011清零寄存取出0000101101001011
本页以电路图、波形或实物图示为主，源文件未提取到更多文字说明，建议对照原课件图片补充本页要点。
二、移位寄存器移位寄存器按移位方向不同又分为左移、右移和双向移位三种。
110100111101
本页以电路图、波形或实物图示为主，源文件未提取到更多文字说明，建议对照原课件图片补充本页要点。
四位双向移位寄存器74LS194八位串入／并出移位寄存器74LS164四位移位寄存器74LS395常用寄存器集成电路三、集成寄存器
011110 00 11 01 1直接清零(异步)保持右移(从QA向右移动)左移(从QD向左移动)并行输入CLRCPS1S0功能74LS194功能表UCCQAQBQCQDS1S0CP161514131211109CT74LS19413456782ABCDRLCLRGND右移串行输入右移串行输入控制端输出端时钟清零并行输入
用两片74LS194接成8位双向移位寄存器R QAQBQCQDL74LS194CPA B C DCLRR QAQBQCQDL74LS194CPA B C DCLRS1S0S1S0并行输入并行输出右移串入左移串入
第四节计数器：本节依次讲解以下内容。
本页以电路图、波形或实物图示为主，源文件未提取到更多文字说明，建议对照原课件图片补充本页要点。
计数器是统计输入脉冲个数的逻辑部件。除用于直接计数外，还可以用于定时、分频、产生节拍脉冲以及进行数字运算等等。
按计数功能分类加法计数器减法计数器可逆计数器按数制分类二进制计数器二－十进制计数器按触发器翻转次序分类同步式计数器异步式计数器
一、异步二进制计数器异步二进制加法计数器F1JQCPKQ0Q2F0JQKF2JQKQ10012345670计数顺序等效十进制数Q2Q1Q00 00010 1011111 0000011100 0 011J0＝K0＝1J1＝K1＝1J2＝K2＝1CP1＝Q0CP2＝Q112345678状态表
CP时序图12345678Q2Q0Q1若CP的频率为f0，则Q0、Q1、Q2的频率分别为f0／2，f0／4，f0／8。
所以计数器有分频作用。
一个触发器可表示一位二进制数，n个触发器可表示n位二进制数，构成n位二进制计数器，也可称为2n进制计数器。
可计（2n－1）个脉冲，实现2n分频。如：四触发器构成的计数器，称为2n＝16进制计数器。
可计15个脉冲，实现16分频。D触发器构成的异步二进制加法计数器F1QCPDQ0Q2F0QDF2QDQ1
异步二进制减法计数器F1JQCPKQ0Q2F0JQKF2JQKQ1J0＝K0＝1J1＝K1＝1J2＝K2＝1CP1＝Q0CP2＝Q10076543210计数顺序等效十进制数Q2Q1Q0101 11101 00 101000 00010 0 0112345678后端触发器的CP引自前端的Q,故前端触发器由0→1时，后端才发生翻转。
101状态表
时序图CP12345678Q2Q0Q1思考题：若用D触发器组成异步二进制减法计数器，应如何连接
本页以电路图、波形或实物图示为主，源文件未提取到更多文字说明，建议对照原课件图片补充本页要点。
二、同步二进制计数器F1JQCPKQ0Q2F0JQKF2JQKQ1＆J0＝K0＝1J1＝K1＝Q0J2＝K2＝Q0Q1翻转条件：Q0＝1，F1翻转Q0Q1＝1，F2翻转触发器在满足翻转条件的情况下，CP脉冲到来时可同时翻转，其速度比异步式快。
三、十进制计数器F1JQCPKQ0Q2F0JQKF2JQKQ1Q3F3JQK异步十进制计数器J0＝K0＝1J2＝K2＝1J1＝Q3K1＝1J3＝Q2Q1K3＝1CP1＝CP3＝Q0CP2＝Q1
00 0 0000 0 1010 10 1 110 1 000001100 0 0 01112345678状态表910010111 0 00000CPQ3Q2Q1Q0J3=Q2Q1J2=K2=1J1=Q3J0= K0=1K3= 1K1=1CP1＝CP3＝Q0CP2＝Q101111111111111111111111111111111111111111111111111111111111110000011001111111100
CP时序图Q2Q0Q112345678910Q3
本页以电路图、波形或实物图示为主，源文件未提取到更多文字说明，建议对照原课件图片补充本页要点。
同步十进制计数器F1JQCPKQ0Q2F0JQKF2JQKQ1Q3F3JQKJ0＝K0＝1J2＝K2＝Q0Q1J1＝Q0Q3K1＝Q0J3＝Q2Q1Q0K3＝1
例1、在图示电路中，试列出状态表，并分析其逻辑功能。（原状态000）F1JQ1CPKF0JQ0KF2JQ2KJ1＝Q0图示电路为同步计数器K0＝Q1J0＝Q1Q2J2＝Q0Q1K1＝Q2K2＝Q10011010010 0 0111234500CPQ2Q1Q0J2K2J1K1J0K00110000110000001001110011110001006状态表010100000电路为同步六进制计数器
例2、在图示电路中，试列出状态表，画出Q0、Q1、Q2的波形，并分析其逻辑功能（原状态000）F1JQ1CPKF0JQ0KF2JQ2K图示电路为同步计数器K0＝Q2J0＝1J1＝Q2J2＝Q1K2＝Q1K1＝Q0
0111110000 0 01112345状态表10CPQ2Q1Q0010001110001001000111111011111010时序图CP12345Q0Q1Q2电路为同步五进制计数器J2= Q1J1= Q2J0=1K2=Q1K1=Q0K0=Q2
例3、在图示电路中，试列出状态表，并分析其逻辑功能（原状态000）F1JQCPKQ0Q2F0JQKF2JQKQ1J1＝K1＝1J2＝Q0Q1K2＝1J0＝Q2K0＝1CP0＝CP2＝CPCP1＝Q0图示电路为异步计数器CPQ2Q1Q0J2K2J1K1J0K0状态表00010100 0 011123401011111111111111111111001011110000050电路为异步五进制加法计数器
例4、在图示电路中，X为控制信号，取0或1，试列出状态表，并分析其逻辑功能（原状态000）F2JQCPKQ1F1JQKQ2=1XJ1＝K1＝1J2＝K2＝XQ1CPQ2Q1XCPQ2Q1X0123400000001001110011111012341000011100X＝0电路为四进制加法计数器；
X＝1电路为四进制减法计数器；
第五节集成计数器：本页为章节标题页，页面原文如下。
第五节集成计数器T4293T429074LS90
本页以电路图、波形或实物图示为主，源文件未提取到更多文字说明，建议对照原课件图片补充本页要点。
一、T4293（二－八－十六进制计数器）RDJQCP0KQ1Q2RDJQKRDJQKQ0RDJQKCP1&R01R02Q3R01R02Q3Q2Q1Q01 1 0 0 0 00计数0计数CP0、CP1为时钟输入端，R01、R02为复位端，当R01＝R02＝11时，计数器清零。
GNDQ1123414131211+－++5V1098567T4293R01Q2R02Q0Q3CP0CP1八进制二进制十六进制
例1、用T4293分别接成五、九进制计数器。当用N进制计数器来完成M进制计数功能时(N>M)，将输出端信号反馈到复位端，强迫计数器在顺序计数过程中越过(N－M)个状态。
五进制选用CP1为输入，Q3～Q1为输出。000→001→010 →011000 ← 100101Q3接R01，Q1接R02Q3Q2Q1＝101，R01＝R02＝1，复位Q3Q2Q1Q0T4293CP1R02R01CP0九进制0000→1000计数至1001，复位选用CP0为输入，Q3～Q0为输出。
Q3接R02，Q0接R01、CP1，Q3Q0＝11，R01＝R02＝1，复位Q3Q2Q1Q0T4293CP1R02R01CP0
二、T4290（二－五－十进制计数器）GNDQ1123414131211+－++5V1098567T4290R01Q2R02Q0Q3CP0CP1S91S92CP0、CP1为时钟输入端，R01、R02为复位端，S91、S92为置9端。
当R01R02＝11时，计数器清零；当S91S92＝11时，计数器置9。
脉冲由CP0输入，Q0输出，为二进制；脉冲由CP1输入，Q3～Q1输出，为五进制；
脉冲由CP0输入，Q3～Q0输出，CP1与Q0相接，为十进制。
三、74LS90（二－五－十进制计数器）GNDQ1123414131211+－+UCC109856774LS90R01Q2R02Q0Q3R91R92CPACPBCPA、CPB为时钟输入端，R01、R02为复位端，R91、R92为置9端。
当R01R02＝11时，计数器清零；当S91S92＝11时，计数器置9。
脉冲由CPA输入，Q0输出，为二进制；脉冲由CPB输入，Q3～Q1输出，为五进制；
脉冲由CPA输入，Q3～Q0输出，CPB与Q0相接，为十进制。
常用计数器集成电路（TTL）同步十进制计数器74LS160同步二进制计数器74LS161同步可逆十进制计数器74LS190异步四位二进制计数器74LS293双十进制计数器74LS390
Q3Q2Q1Q074LS90CPBR02R01S92S91CPAQ3Q2Q1Q074LS90CPBR02R01S92S91CPA例2、用74LS90设计一个40进制计数器。
40＝4×10CP十进制四进制
例3、用74LS90设计一个48进制计数器。Q3Q2Q1Q074LS90CPBR02R01S92S91CPAQ3Q2Q1Q074LS90CPBR02R01S92S91CPA个位8，十位4CP个位十位
习题 3－5 74LS138A1A2A3－5V15 14 13 12 11 10 9 774LS2931 2 3 4 5 64 5 8Q1Q2Q311CP1应用实例—彩灯循环电路
下载地址：{{downurl}}
{{{a}}}
{{#b}}{{{b}}}
{{/b}} {{/title}} {{#nolog}}登陆注册
{{/nolog}} {{#djsx}}点我刷新
{{/djsx}} {{#gocz}} {{/gocz}} {{#ffqr}} {{/ffqr}}