页数：53页文件大小：1.85 MB来源： 电工电子技术项目ppt课件
本课件为项目9时序逻辑电路，围绕遥控开关接收器与可调定时器，讲解各类触发器的功能与触发方式，以及异步与同步计数器、移位寄存器和任意进制计数器的构成，并配有遥控开关接收器与可调定时器两个实施案例。
时序逻辑电路项目封面
组合逻辑电路项目7数字电路基础电工电子技术项目教程模块3数字电子技术
项目9 时序逻辑电路任务导览：项目9任务导览页，列出遥控开关接收器与可调定时器两个任务。
9.2可调定时器9.1遥控开关接收器项目9时序逻辑电路
本页源文件提取到的文字较少，内容以课件原图为准，建议对照原图补充要点说明。
任务9.1 遥控开关接收器
9.1遥控开关接收器
遥控开关任务引入
当红外发射器按动一下按钮(ON或OFF)，在红外接收头的输出端Uo即能输出一个负脉冲。
若希望通过控制一个继电器K的吸合来控制某一电路，仅使用该脉冲是不能实现的，因为脉冲只在短时间内出现，不能维持继电器的长时间闭合。
触发器的分类与特点
触发器基本知识常用的时序逻辑电路寄存器、计数器等，通常都是由各类触发器构成的。
根据上述触发器的特征可知，触发器可以记忆1位二值信号。
根据逻辑功能的不同，触发器可以分为基本的RS触发器、JK触发器、D触发器、T和T´触发器；按照触发方式的不同，又可分为电位触发器和边沿触发器。
触发器有两个稳定的状态：“0”状态和“1’状态；不同的输入情况下，它可以被置成0状态或1状态；当输入信号消失后，所置成的状态能够保持不变。
基本SR触发器
基本RS触发器的特性表
本页含表格内容，源文件未提取到规整的行列结构，为避免列数错配暂不还原，待人工对照原课件补充。
本页单位换算或公式中的指数上标在源文件中丢失（如 103 表示 10³、10-3 表示 10⁻³），数值以原课件为准，建议核对。
特性表与激励表
特性表是表达当前输入和当前状态相对应的下一个状态的表。
与之相对应的激劢表（excitationtable）是表示所求状态变化相对应输入的表RSQnextQ×000011010010X11激劢表激劢表在表中×表示：无论输入值是0还是1都无所谓。
本页含表格内容，源文件未提取到规整的行列结构，为避免列数错配暂不还原，待人工对照原课件补充。
本页含连排数字或图表数据，源文件未保留行列与公式结构，数值以原课件为准，建议对照原图核对。
基本RS触发器的波形图
D触发器
二、D触发器管脚排列图QnextD0011特性表DQnextQ000110001111激励表D触发器的次态方程式：
本页含表格内容，源文件未提取到规整的行列结构，为避免列数错配暂不还原，待人工对照原课件补充。
本页含连排数字或图表数据，源文件未保留行列与公式结构，数值以原课件为准，建议对照原图核对。
74HC573锁存器
应用-74HC573锁存器OE的专业术语为三态允许控制端(低电平有效)，通常叫做输出使能端，或输出允许端都可以;D0~D7为数据输入端;Q0~Q7为数据输出端;LE为锁存允许端，或叫锁存控制端。
OUTPUTINPUTSQDLEOEHHHLLLHLQ0XLLZXXHH-高电平;L一低也平;X一任意电平;Z高阻态
门控触发器与危险现象
1．门控触发器SR_LATCHSQ~QREND_LATCHDQ~QEN门控触发器就像其名称那样，是带门的触发器。
门是输入是否有效的控制信号。
危险(hazard)由于危险的原因，发生了禁止的输入值输出状态不能确定XYSRQQ’
引入时钟防范危险
钟控触发器的振荡问题
钟控触发器存在的问题时钟的引入可以解除危险的问题，但是，虽然引入时钟，在从触发器的输出端向输入端有反馈的场合，有时仍会产生振荡的问题。
不定输入在时钟为1时是稳定的OutputInputClock在时间有效期间，输入即使是确定不变，输出也会在1和0之间不断变化，这就是振荡现象。
产生振荡现象的电路是不能完成数字电路功能的。
钟控RS触发器功能真值表：钟控RS讲解页，列出时钟与RS输入组合对应的输出状态变化。
钟控RS触发器功能真值表
本页源文件提取到的文字较少，内容以课件原图为准，建议对照原图补充要点说明。
本页含表格内容，源文件未提取到规整的行列结构，为避免列数错配暂不还原，待人工对照原课件补充。
钟控触发器的主要特点
主要特点
主从型触发器
2．主从型触发器振荡问题可以通过引入主从型触发器（masterslaveflipflop）加以解决。
QQ~QCLKDQ~QCLKInputOutputClockMSDQ~QCLK在一个时钟有效期内只能产生一次状态变动，因而消除了振荡。
主从型触发器中，在时钟有效期间，输入信号的值要确定，不能变化。
主从型触发器的动作原理
主从型触发器的动作原理在时钟的上升沿，也就是
边沿触发器
3．边沿触发器虽然主从触发器解决了危险和振荡问题，但是仍然存在要求在时钟有效时间段内必须要保持输入信号稳定的问题，这个问题通过引入边沿触发器（edgetriggerflipflop）来解决。
边沿型触发器只要求时钟上升沿时值要确定，延迟只会在时钟信号的变化时间发生，和时钟宽度无关。
复位端置位端边沿型D触发器的逻辑符号
寄存器
4．触发器的应用----寄存器(register)寄存器是用于信息临时储存的电路。
一个触发器可以存储1位二进制代码，N位寄存器可以用N个边沿型D触发器并列实现。
一般的，N位寄存器在时钟上升沿把N位数据读取并输出。
在计算机等数字设备中寄存器的使用非常普遍，以下介绍几种常用的集成器件。
74LS75四位D锁存器
1)74LS75含义NextQEND前一状态Q0×置0010置110174LS75功能表该器件由由4位D触发器构成，两个触发器一样，且共用一个门控信号。
在门控信号EN高电平期间，输出端Q的状态随D端变化，当门控信号EN变成低电平之后，Q端状态保持不变。
这里D是电位信号。
本页含表格内容，源文件未提取到规整的行列结构，为避免列数错配暂不还原，待人工对照原课件补充。
本页单位换算或公式中的指数上标在源文件中丢失（如 103 表示 10³、10-3 表示 10⁻³），数值以原课件为准，建议核对。
74LS273八位D触发器
2)74LS273N该器件由8位边沿型D触发器组成，具有8个数据输入端、公共清除端和时钟端，输出具有互补结构。
当脉冲上升沿到来时，D信号被送到Q端输出。
含义NextQDCLK清00××0置000↑1置111↑1前一状态Q×0174LS273功能表74LS273输出端只在时钟脉冲上升沿时随输入信号D变化；而74LS75只要门控端是高电平，输出端就随D端的变化而变化。
此外，74系列中还有一款74LS175，功能和74LS75一样，也是一个4D寄存器，但属于边沿触发型，使用时要注意和74LS75相区别。
本页含表格内容，源文件未提取到规整的行列结构，为避免列数错配暂不还原，待人工对照原课件补充。
JK触发器
三、JK触发器含义NextQKJ前一状态Q00置0010置1101翻转Q’11KJQnextQ×000×1101×010×11JK触发器的激励表JK触发器的特性表JK触发器的动作和SR触发器大致相同，只是2个输入都是1时：SR的状态不定；而JK触发器的功能是反转。
JK触发器是SR、D触发器以外非常有代表的触发器，主从型和边沿型都有。
本页含表格内容，源文件未提取到规整的行列结构，为避免列数错配暂不还原，待人工对照原课件补充。
本页单位换算或公式中的指数上标在源文件中丢失（如 103 表示 10³、10-3 表示 10⁻³），数值以原课件为准，建议核对。
双JK触发器74LS112
T触发器
四、T触发器T触发器是把JK触发器的J输入和K输入连接在一起，用T表示而成的。
T触发器主从型和边沿型都有。
含义QnextT保持Q0翻转Q’1TQnextQ000110101011T触发器的激励表T触发器的特性表T触发器具有保持和翻转两种功能。
如果让T触发器的输入恒为1，则T触发器就成为T´触发器，显然，T´触发器只具有翻转一种功能。
本页含表格内容，源文件未提取到规整的行列结构，为避免列数错配暂不还原，待人工对照原课件补充。
本页含连排数字或图表数据，源文件未保留行列与公式结构，数值以原课件为准，建议对照原图核对。
遥控开关接收器实施
D触发器CD4013作为状态记忆电路，用Q端输出的高电平驱动三极管T，使之饱和，并使继电器K长时间吸合。
红外接收头Uo端每输出一个负脉冲，就会触发(正跳沿有效)CD4013翻转一次；若Uo端没有负脉冲输出，CD4013也就不会翻转，其状态就能得到长久维持。
图中RD端所接的C1和R1是“上电复位”电路。
在接通电源瞬间，由于C1的耦合作用，RD端瞬间为高电平，即RD=1，SD=0(SD接地，永远是低电平)，此时D触发器的Q=O，继电器不会闭合，稍后，C1充电结束，RD两端的电压变小，使RD=0，SD=0，于是D触发器CD4013进入正常工作状态。
任务9.2 可调定时器
9.2可调定时器
可调定时器任务引入
电路的组成该定时器采用数字分频集成电路，定时时间可通过电位器RP调节，定时范围为15s~30min)，精度适当。
适当扩充外围辅助电路，可适合于各类家用电器的定时控制用。
如：换气扇、加湿器、空气清新机、电饭煲、给鱼缸换氧等。
时序逻辑电路的组成
计数器与触发器状态关系
计数器与触发器状态关系80001160001711101511116011014011151010131011400101200113110011110120100100101110009100191011121314151600000012345678Q0Q1Q2Q3Q0Q1Q2Q310进制数计数状态计数脉冲10进制数计数状态计数脉冲
本页含连排数字或图表数据，源文件未保留行列与公式结构，数值以原课件为准，建议对照原图核对。
异步计数器
异步计数器的时序图
四位二进制递增计数
D触发器构成异步计数器
用上升沿触发的D触发器构成的4位异步二进制加法计数器及其时序图
异步十进制计数器
2.异步10进制计数器为了制作2的次方以外自然数M的异步计数器，或者说为了使计数器的输出变成M进制，需要在触发器上加清零复位电路。
因为是10进制计数器，10用2进制表示是1010，因而计数到此时应当全部清零。
本页单位换算或公式中的指数上标在源文件中丢失（如 103 表示 10³、10-3 表示 10⁻³），数值以原课件为准，建议核对。
异步计数器的时序分析
ClockQ0Q1Q2Q3从时序图中可以看出：在第10个脉冲来到时，Q1会产生很短的脉冲，这是由于使用Q1的电路需要一定时间。
这个脉冲是个不能回避的问题，也可以说是异步电路的缺点之一。
时序分析
异步十进制计数器74LS290
集成计数器QAQCQBQDR92R91R02R01001001001001×010×111×11×计数0×0××0×00××0×00×74LS290功能表74LS290就是按上述原理制成的异步十进制计数器该计数器由一个二进制计数器和一个五进制计数器组成：时钟INA和输出QA组成二进制计数器；时钟INB和输出端QB、QC、QD组成五进制计数器。
另外：这两个计数器还有公共置0端R01、R02和公共置1端R91、R92。
该器件使用灵活，除本身就是二、五进制计数器外，将QA连接到INB还可得到十进制计数器。
本页含表格内容，源文件未提取到规整的行列结构，为避免列数错配暂不还原，待人工对照原课件补充。
本页含连排数字或图表数据，源文件未保留行列与公式结构，数值以原课件为准，建议对照原图核对。
异步十六进制递减计数器
3.异步16进制递减计数器不使用JK触发器时钟输入的下降沿，而使用上升沿。
基于这样的改动后，计数器变为递减计数器(downcounter)。
利用这一原理，补充时钟的上升沿和下降沿根据外部信号进行选择电路，就可以制成递增递减计数器(updowncounter)。
同步十六进制计数器
二、同步计数器异步N进制计数器电路虽然简单，可是存在：“位数多了以后，向高位信号传递就比较费时间”的缺点。
而且，N如果不是2的次方，还会出现短脉冲问题。
1.同步16进制计数器各个低位的输出用AND连在一起，作为J和K的输入。
同步计数器工作原理与波形
工作原理与波形 基于“低位全部是1时，用下边的时钟边沿使输出变化”的原理制成74LS163功能表QnCLKENPENT同步清除同步预置计数保持保持↑↑↑××××1×0××10××011101111集成同步计数器ClockQ0Q1Q2Q3本位相邻低位全部为1时，输出才产生变化
本页含表格内容，源文件未提取到规整的行列结构，为避免列数错配暂不还原，待人工对照原课件补充。
本页单位换算或公式中的指数上标在源文件中丢失（如 103 表示 10³、10-3 表示 10⁻³），数值以原课件为准，建议核对。
同步十进制计数器
2.同步10进制计数器在异步计数器中，所有触发器值的清零是在计到M时的时钟边沿进行的；而在同步计数器中，是在计到M-1时的下一次时钟边沿全部清零的。
因此，不会有像异步计数器那样产生短脉冲问题的发生。
74LS160与74LS161
集成同步十进制计数器异步清除同步预置计数保持保持×↑↑××××1×0××10××011101111QnCLKENPENT74LS160功能表在74系列中，有一款同步二进制计数器74LS161电路符号与功能表和74LS160都一样，也是异步直接清零的计数器，使用时要注意和74LS163相区别。
本页含表格内容，源文件未提取到规整的行列结构，为避免列数错配暂不还原，待人工对照原课件补充。
本页单位换算或公式中的指数上标在源文件中丢失（如 103 表示 10³、10-3 表示 10⁻³），数值以原课件为准，建议核对。
计数器进制分析例题
例：分析图示计数器为几进制计数器。
假设计数器的初始状态000，并依此确定J、K的值，根据J、K的值确定在CP计数脉冲触发下各触发器的状态。
在第1个CP计数脉冲触发下各触发器的状态为001，按照上述步骤反复判断，直到第5个CP计数脉冲时计数器的状态又回到初始状态000。
即每来5个计数脉冲计数器状态重复一次，所以该计数器为五进制计数器。
移位寄存器
集成寄存器的功能表
集成寄存器 功能QAQB…QHCLKAB清0保持移入1移入0移入000…0QA0QB0…QH01QAn…QGn0QAn…QGn0QAn…QGn×0××01××↑111↑10×↑1×0
双向移位寄存器74LS194：74LS194讲解页，展示集成双向移位寄存器的引脚排列与功能。
集成双向移位寄存器74LS194
本页源文件提取到的文字较少，内容以课件原图为准，建议对照原图补充要点说明。
N大于M时构成任意进制
四、任意进制计数器的构成由于集成计数器一般都是4位二进制、8位二进制、12位二进制、14位二进制、十进制等几种，若要实现任意进制计数，必须要增加电路。
1)N>M时假定已有N进制计数器，要得到M进制计数器，需要去掉N-M个状态，方法有二种：
预置数法构成任意进制
②、计数器计到某状态时，将计数器预置到某数，使计数器减少M-N种状态对于第一种方法一定要清楚计数器是异步清零还是同步清零。
若为异步清零则要在M状态将计数器清零，若为同步清零，应该在M-1状态将计数器清零。
N小于M时的计数器组合
用74LS161构成60进制计数器
高位片计数到3
本页单位换算或公式中的指数上标在源文件中丢失（如 103 表示 10³、10-3 表示 10⁻³），数值以原课件为准，建议核对。
8421码60进制与24进制计数器：计数器图示页，展示用74LS161构成8421码60进制与24进制计数器的连接。
用74LS161构成8421码60进制和24进制计数器
本页源文件提取到的文字较少，内容以课件原图为准，建议对照原图补充要点说明。
可调定时器电路实施
14位二进制计数器四2输入与非门A、B连接成R-S触发器。
通电瞬间，因电容C1上的电位不能突变，产生负跳变使触发器置“1”(Q=1)，D1反偏截止，IC2的
定时结束与待机原理
待计数到O13=1时，门D输出低电平“0”，关闭后级定时负载；与此同时，门C输出低电平“0”，使R-S触发器置“0”(Q=0)，D1导通，IC2
下载地址：{{downurl}}
{{{a}}}
{{#b}}{{{b}}}
{{/b}} {{/title}} {{#nolog}}登陆注册
{{/nolog}} {{#djsx}}点我刷新
{{/djsx}} {{#gocz}} {{/gocz}} {{#ffqr}} {{/ffqr}}