13 第十三章 门电路和组合逻辑电路.pptx

第1页：门电路和组合逻辑电路封面

第13章门电路和组合逻辑电路

第2页：本章内容概览

第13章门电路和组合逻辑电路13.1基本门电路及其组合13.3CMOS门电路13.2TTL门电路13.4组合逻辑电路的分析和设计13.5加法器13.6编码器13.7译码器和数字显示*13.8半导体存储器和可编程逻辑器件*13.9应用举例

第3页：本章内容与要求概览

一类称为模拟信号，它是指时间上和数值上的变化都是连续平滑的信号，如图(a)中的正弦信号，处理模拟信号的电路称为模拟电路。

电子电路中的信号分为两大类

另一类称为数字信号，它是指时间上和数值上的变化都是不连续的，如图(b)中的信号，处理数字信号的电路称为数字电路。

图中标注与公式片段：(b)(a)

第4页：13.1 基本门电路及其组合

13.1.1逻辑门电路的基本概念门电路：实现各种逻辑关系的电路。

分析逻辑电路时只用两种相反的工作状态，并用1或0表示。

如开关接通用1表示，开关断开用0表示。

灯亮可用1表示，灯灭可用0表示。

正逻辑系统

高电位用1表示，低电位用0表示。

负逻辑系统

高电位用0表示，低电位用1表示。

第5页：与逻辑如(a)图所示

• 与逻辑如(a)图所示。

全部条件具备结果才发生记为

A·B=Y2．或逻辑如(b)图所示。

一个或一个以上条件具备结果就发生。

记为

A+B=Y3．非逻辑如(c)图条件具备结果不发生；

条件不具备结果发生

第6页：分立元件基本逻辑门电路1．二极管

13.1.2分立元件基本逻辑门电路1．二极管与门电路+12 VABCDADBDCYR设：uA=0，uB=uC=3V则DA导通，DB、DC截止。

uY= 0.3 VuY= 0.3 VY=0uA，uB，uC中任意一个或两个为0，Y=0。

设：3V为高电位1，0.3V为低电位0，二极管管压降为0.3V。

第7页：分立元件基本逻辑门电路1．二极管

+12VABCDADBDC设：uA=uB=uC=0DA、DB、DC都导通Y=0uY= 0.3 VYuY= 0.3 VRuY= 3.3 V设：uA=uB=uC=3VuY= 3.3 V，Y=1DA、DB、DC都截止+12VABCDADBDCYR

第8页：由以上分析可知

由以上分析可知

只有当A、B、C全为高电平时，输出端Y才为高电平。

正好符合与门的逻辑关系。

结论

与逻辑关系式：Y=ABC与门逻辑状态表ABCY00000000000111100001111010101011逻辑符号

第9页：由以上分析可知（续）

例：两输入与门波形图Y=A·B

第10页：由以上分析可知（续）

uY= (3–0.3) V = 2.7 VDB、DC截止，Y=1uY= 2.7 VuA，uB，uC中任意一个或两个为1，Y=1。

• 二极管或门电路

图中标注与公式片段：DA–12 VYABCDBDCR设：uA= 3V，uB=uC= 0V则DA导通。

第11页：由以上分析可知（续）

DA–12VYABCDBDC设：uA=uB=uC= 3 VDA、DB、DC都导通uY= 2.7 VuY=2.7V，Y=1RuY=–0.3V设：uA=uB=uC= 0 VDA、DB、DC都导通uY=–0.3 V，Y=0DA–12VYABCDBDCR

第12页：或逻辑关系式

或逻辑关系式

Y=A+B+C或门逻辑状态表ABCY00010111110111100001111010101011结论：由以上分析可知，当A、B、C任一为高电平时，输出端Y才为高电平。

正好符合或门的逻辑关系。

第13页：或逻辑关系式

或逻辑关系式

Y=A+B例：二输入或门波形图

第14页：晶体管非门电路当A为高电平时

• 晶体管非门电路当A为高电平时(即A=1)晶体管饱和集电极电位为低电平(0V附近)即Y=0当A为低电平时(即A=0)晶体管截止集电极电位为高电平(近似等于UCC)即Y=1

第15页：晶体管非门电路当A为高电平时（续）

结论

Y等于A的非；

记为非门电路也称为反相器。

逻辑符号波形图

第16页：基本逻辑门电路的组合1．与非门电

13.1.3基本逻辑门电路的组合1．与非门电路逻辑表达式

第17页：或非门电路逻辑表达式

• 或非门电路逻辑表达式

第18页：与或非门电路逻辑表达式

• 与或非门电路逻辑表达式

第19页：13.2 TTL门电路

13.2.1TTL与非门电路

第20页：13.2 TTL门电路（续）

+5VABCT1R1R2T2T3T4T5R3R5R4Y设：uA=0.3VuB=uC=3.6V，则VB1=(0.3+0.7)V=1VRLuY= 5–ube3–ube4–uR2拉电流VB1= 1 VuY= 3.6 VT2、T5截止，T3、T4导通，小= (5–0.7–0.7)V= 3.6 VY=11．输入不全为1+5VABCR1C1B1

第21页：13.2 TTL门电路（续）（续）

+5 VABCT1R1R2T2T3T4T5R3R5R4Y设uA=uB=uC=3.6V，输入端全部是高电平，VB1升高，足以使T2、T5导通，uo=0.3V，Y=0。

且VB1=2.1V，T1发射结全部反偏。

VC2=UCE2+UBE5= (0.3 + 0.7) V = 1 V，使T3导通，T4截止。

灌电流T1R1+VCCVB1= 2.1 VVC2=1VuY= 0.3 V2．输入全为1

第22页：由以上分析可知

由以上分析可知

当输入端A、B、C均为高电平时，输出端Y为低电平。

当输入端A、B、C中只要有一个为低电平，输出端Y就为高电平，正好符合与非门的逻辑关系。

ABCY&与非门的逻辑功能：全1出0，有0出1。

第23页：TTL与非门组件就是将若干个与非门电

TTL与非门组件就是将若干个与非门电路，经过集成电路工艺制作在同一芯片上。

&+UC14 13 12 11 10 9 81 2 3 4 5 6 7地74LS00&&&74LS00组件含有两个输入端的与非门四个。

第24页：LS20四输入2门74LS00两输入

• LS20四输入2门74LS00两输入4门

第25页：三态输出与非门电路E=1时

13.2.2三态输出与非门电路E=1时，二极管D截止，Y=AB，同TTL与非门。

二极管D导通，使VB3=1V。

T3、T4截止，输出端开路(高阻状态)逻辑符号如图(b)、图(c)所示

图中标注与公式片段：E=0时，VB1=1V，T2、T4截止；

第26页：三态门的应用

三态门的应用

母线[总线]让各门的控制端E轮流处于高电平，即任何时间只能有一个三态门处于工作状态，而其余三态门均处于高阻状态。

这样，母线(总线)就会轮流接收各三态门的输出。

这种方法在计算机中广泛采用。

第27页：13.3 CMOS门电路

AYT2+UDDT1N沟道P沟道GGDSS13.3.1CMOS非门电路当A为高电平时，T1导通、T2截止，输出Y为低电平。

当A为低电平时，T2导通、T1截止，输出Y为高电平。

第28页：CMOS与非门电路T4与T3并联

13.3.2CMOS与非门电路T4与T3并联，T1与T2串联。

当AB都是高电平时，T1与T2同时导通，T4与T3同时截止；

输出Y为低电平。

当AB中有一个是低电平时，T1与T2中有一个截止，T4与T3中有一个导通，输出Y为高电平。

图中标注与公式片段：ABT4T3T1T2+UDDY

第29页：CMOS或非门电路

13.3.3CMOS或非门电路BT4T3T1T2AY当AB中有一个是高电平时，T1与T2中有一个导通，T4与T3中有一个截止，输出Y为低电平。

当AB都是低电平时，T1与T2同时截止，T4与T3同时导通；

输出Y为高电平。

第30页：13.4 组合逻辑电路的分析和设计

13.4.1逻辑代数逻辑代数：按一定逻辑规律进行运算的代数。

逻辑代数不代表数，而是代表两种相互对立的状态。

逻辑代数中的变量称为逻辑变量。

它只能取0或1。

• 逻辑代数运算法则基本运算法则：(1)0·A=0(2)1·A=A(3)A·A=A(5)0+A=A(6)1+A=1(7)A+A=A

第31页：13.4 组合逻辑电路的分析和设计（续）

交换律

结合律：分配律：证明：=A[1+ (B+C)] +BC

第32页：13.4 组合逻辑电路的分析和设计（续）

吸收律

证：证：反演律：

第33页：逻辑函数的表示方法(1)逻辑状态表

• 逻辑函数的表示方法(1)逻辑状态表ABCY00000100000111100001111010101011(2)逻辑式1)常采用与-或表达式的形式；
• 在状态表中选出使函数值为1的变量组合；
• 变量值为1的写成原变量，为0的写成反变量，得到其值为1的乘积项组合。
• 将这些乘积项加起来(逻辑或)得到与-或逻辑函数式。

第34页：逻辑图由逻辑式得到逻辑图ABC&>

• 逻辑图由逻辑式得到逻辑图ABC&>111Y&

第35页：逻辑函数的化简[例1]应用逻辑代数运

• 逻辑函数的化简[例1]应用逻辑代数运算法则化简下列逻辑式：[解]

第36页：组合逻辑电路的分析组合逻辑电路

13.4.2组合逻辑电路的分析组合逻辑电路：逻辑电路在某一时刻的输出状态仅由该时刻电路的输入信号所决定。

已知组合逻辑电路图，确定它们的逻辑功能。

分析步骤

(1)根据逻辑图，写出逻辑函数表达式(2)对逻辑函数表达式化简或变换(3)根据最简表达式列出状态表(4)由状态表确定逻辑电路的功能

第37页：例题2：分析下图逻辑电路的功能

[例2]分析下图逻辑电路的功能。

Y&&&AB&状态表ABY000011101110功能：当A、B取值不相同时，输出为1，是异或门。

AB= 1Y异或门符号

第38页：组合逻辑电路的设计已知逻辑要求列

13.4.3组合逻辑电路的设计已知逻辑要求列出逻辑状态表写出逻辑式运用逻辑代数化简画出逻辑图

第39页：例题3：试设计一逻辑电路供三人

[例3]试设计一逻辑电路供三人(A、B、C)表决用。

每人有一按键，如果赞成，就按电键，表示1；

如果不赞成，不按电键，表示0；

表决结果用指示灯来表示。

如果多数赞成，则指示灯亮，Y=1；

反之，则灯不亮，Y=0。

[解](1)由题意列出逻辑状态表ABC三个输入变量，共八种组合。

第40页：逻辑状态表00001

逻辑状态表00001111ABCY001100110101010100010111

第41页：由逻辑状态表写出逻辑式取Y=1写逻辑

• 由逻辑状态表写出逻辑式取Y=1写逻辑式Y=A B C+A B C+A B C+A B C(3)化简逻辑式Y=A B C+A B C+A B C+ABC+ABC+ABC=AB(C+C) +BC(A+A) +CA(B+B)=AB+BC+CA

第42页：由逻辑式画出逻辑图&&&ABC≥

• 由逻辑式画出逻辑图&&&ABC≥1Y

第43页：13.5 加法器

13.5.1半加器只求本位和，不考虑低位的进位。

实现半加操作的电路称为半加器。

∑COSCABC = AB半加器逻辑图半加器逻辑符号A、B为两个加数C为向高位的进位S为半加和状态表ABCS0000010110011110= 1&ABSC

第44页：全加器被加数、加数以及低位的进位

13.5.2全加器被加数、加数以及低位的进位三者相加称为“全加”，实现全加操作的电路称为全加器。

Ci-1：来自低位的进位Ci：向高位的进位∑COCiAiBiCISiCi-1半加器半加器AiBiCi-1CiSiSAiBiSCi-1>1AiBiCi-1Si00000001101110001111010010111011状态表Ci01111000全加器逻辑符号

第45页：例题1：用两个全加器组成一个逻辑电路以实

[例1]用两个全加器组成一个逻辑电路以实现两个2位二进制数的加法运算。

∑COA0B0CIS0∑COC1A1B1CIS110011101设二进制数为A1A0+B1B0=10+11

第46页：13.6 编码器

编码

用数字或符号来表示某一对象或信号的过程称为编码。

在数字电路中，一般用的是二进制编码，n位二进制代码可以表示2n个信号。

13.6.1二-十进制编码器将十进制的十个数0、1、2···9编成二进制代码的电路称二-十进制编码器，这种二-十进制代码称BCD码。

• 二进制代码的位数十个数码，取n等于4。

通常称为10-4线编码器。

第47页：列编码表4位二进制代码共有十六种状态

• 列编码表4位二进制代码共有十六种状态，取任何十种状态都可以表示0~9十个数。
• 21编码是在4位二进制代码的十六种状态中，取出前十种状态，表示0~9十个数，后六个状态去掉。
• 21编码表0000000100100011010001010110011110001001输入十进制数输出Y3Y2Y1Y00(I0)1(I1)2(I2)3(I3)4(I4)5(I5)6(I6)7(I7)8(I8)9(I9)

第48页：编码表0000000

• 21编码表0000000100100011010001010110011110001001输入十进制数输出Y3Y2Y1Y00(I0)1(I1)2(I2)3(I3)4(I4)5(I5)6(I6)7(I7)8(I8)9(I9)3．由编码表写出逻辑式

第49页：编码器&&&&+5V1kΩ×

编码器&&&&+5V1kΩ×10Y30 1 2 3 4 5 6 7 8 901114．由逻辑式画出逻辑图Y2Y1Y0S0S1S2S3S4S5S6S7S8S9

第50页：*13.6.2优先编码器根据请求信号

*13.6.2优先编码器根据请求信号的优先级别，按次序进行编码。

如CT74LS147型10–4线优先编码器。

• LS147型优先编码器的编码表输入输出11111111111110××××××××011010×××××××0111……11111110×11011111111101110

第51页：13.7 译码器和数字显示

译码器和数字显示译码是编码的反过程，将二进制代码按编码时的原意翻译成对应的信号或十进制数码(输出)。

13.7.1二进制译码器例如：2线–4线译码器、3线–8线译码器、4线–16线译码器等。

现以3线–8线译码器74LS138为例说明其输入3位二进制代码：ABC，输出8个信号低电平有效

第52页：现以3-8线译码器74LS138为例

现以3-8线译码器74LS138为例说明其余输出为1，···ABC=000时，1．译码器的状态表输入输出ABC00000101001110011010111101111111101111111101111111101111111101111111101111111101111111102．译码器逻辑式…

第53页：&&…&当S1=1、S2=S3=0时

&&…&当S1=1、S2=S3=0时，才正常译码。

• S1S2S3>13．译码器逻辑图1CAAB11BC

第54页：译码器逻辑图为三个使能输入端

• 译码器逻辑图为三个使能输入端，只有当它们分别为0、0、1，译码器才正常译码；

否则不论ABC为何值，都输出高电平。

第55页：二-十进制显示译码器1．半导体数

13.7.2二-十进制显示译码器1．半导体数码管将十进制数码管分成七个字段，每段为一个发光二极管。

abfgecd•f ga bedc•abcdefg共阴极接法++++++abcdefg共阳极接法

第56页：七段显示译码器七段显示译码器的功能是

• 七段显示译码器七段显示译码器的功能是把8421二-十进制代码译成对应于数码管的七个字段信号，驱动数码管显示出相应的十进制数码。
• LS247译码器接共阳极数码管。

它有四个输入端A0，A1，A2，A3和七个输出端三个输入控制端：A3∼A0均为零，数码管各段均熄灭。

用来消除无效0。

第57页：LS247七段字形显示译码器的状态表

• LS247七段字形显示译码器的状态表A3A2A1A0显示字形0000000000100011001111…1000000000010010001000

第58页：LS247与数码管的连接

• LS247与数码管的连接74LS247A3A2A1A0abcdefg共阳极数码管A3A2A1A0+5 VR来自计数器

第59页：13.8 半导体存储器和可编程逻辑器件

*13.8半导体存储器和可编程逻辑器件13.8.1只读存储器的基本结构和工作原理地址译码器A0A1字线位线D0D1D2D34字×4位的ROM存储矩阵

第60页：可编程只读存储器对存储单元只能改

13.8.2可编程只读存储器对存储单元只能改写一次字线位线由二极管构成的存储单元

第61页：可编程阵列逻辑11>1Y××××

13.8.3可编程阵列逻辑11>1Y××××&

第62页：13.9 应用举例

*13.9应用举例1×11×1×1×111>11KA1 kΩMDL+12V+12 V~220 VDKAT1T2HL1 kΩABCD正常工作时，ABCD=1111，T1导通，M转动，T2截止。

1111001111113.9.1故障报警器

第63页：水位检测电路&G5KA+12V电

13.9.2水位检测电路&G5KA+12V电动机控制电路DKAT1&&&DL+12VT2&+6VUABCD当水箱无水，A~D与U端断开，G1~G4的输入端为低电平，发光二极管微亮。

水注满G4输出低电平，G5输出高电平，T1T2导通，电动机停转，并发出报警。

图中标注与公式片段：G1G2G3G4