03 第三章 集成逻辑门电路.ppt

第1页：第3章集成逻辑门电路

第3章集成逻辑门电路一、逻辑门电路二、数字集成电路的分类三、本章内容3.1分立元件门电路一、二极管“与门”电路二、二极管“或门”电路三、“非”门电路（反相器）

第2页：门电路

23.2 TTL门电路一、典型TTL与非门二、改进型TTL与非门三、其它类型的TTL门电路3.3 ECL和I2L门电路简介一、ECL门电路二、I2L门电路3.4 CMOS门电路一、CMOS反相器二、其它类型的CMOS电路

第3页：第3章集成逻辑门电路

• 33.地位第3章集成逻辑门电路一、逻辑门电
• 路1.概
• 念2.发展&ICO数据信号控制信号

第4页：数字集成电路的分类1.按集成度

二、数字集成电路的分类1.按集成度SSIMSILSIVLSI

第5页：按制造工艺双极型

/54AC/ACT2.按制造工艺双极型TTLECLI2LMOS型PMOSNMOSCMOS400054/74AS54/7454/74H54/74S54/74LS54/74ALS54/74HC/HCT54/74FASTBi-CMOS型

第6页：本章内容

TTL、CMOS集成逻辑门的基本结构、工作原理和外部特性（包括逻辑功能和外部电气特性）。

三、本章内容

第7页：分立元件门电路结论

73.1分立元件门电路结论：F=AB一、二极管“与门”电路二极管为理想的0V逻辑03V逻辑13V0ABF12V二极管“与门”电路

第8页：二极管“或门”电路二极管“或门

结论：F=A+B二、二极管“或门”电路二极管“或门”电路3V0ABF二极管为理想的0V逻辑03V逻辑

第9页：“非”门电路

三、“非”门电路（反相器）1.三极管开关特性(1)截止条件：e结反偏，c结反偏(2)饱和条件：e结正偏，c结正偏；

在数字电路中，只利用截止区（关态）和饱和区（开态）ton、toff限制了电路的最高工作速度。

(3)三极管瞬时开关特性ton（开启时间）、toff（关闭时间）

第10页：分立元件门电路（续）

102.三极管反相器(1)工作原理结论：P=A1AF（b）逻辑符号R1VccF (uO)(+12V)VD(+3V)-VBB(-12V)A (u1)iBiCRCDR23.4V0.2V（a）电路图3.1.4三极管反相器电路(2)负载能力灌电流负载拉电流负载

第11页：门电路

• 113.2 TTL门电路一、典型TTL与非
• 门1.电路结构:输入级、中间级、输出
• 级2.工作原理：设UIH=3.4V UIL=0.2V Uon=0.7V VCC=5V结论：Y=AB(1) A=B=1,(2) A=0, B=1,Y=0开态Y=1关态(3) A=1, B=0,Y=1关态(4) A=0, B=0,Y=1关态

第12页：关门电平

123.TTL与非门的主要外部特性(1)电压传输特性②阀值电压：UT=1.4V③关门电平、开门电平及噪声容限主要静态参数①输出逻辑高电平和低电平标准值合格值高电平UOH3.4V≥2.4V0.2V≤0.4V低电平UOL0 0.5 1.0 1.5 uI/Va bcd e3.02.01.0uO/VUT(a)电压传输特性

第13页：典型TTL与非门的结构与外部特性（续）

(2)输入特性iI/mAO-0.5-1.0-1.5-2.0-1.0-0.5 0.5 1.0 1.5 2.0 uI/V1.4(a)输入特性uIVccuO&

V+_mAiI(b)测试电路图3.2.5输入特性曲线①输入短路电流：IIS=-1.07mA②输入漏电流：IIH= IB1( <

0.01)约为40 A2个或2个以上输入端并联时，输入电流如何？

第14页：典型TTL与非门的结构与外部特性（续2）

(3)输入负载特性①当uI<

1.3V时，T5截止T2截止或T2导通，但忽略其分流作用，因其处于放大状态。

②当uI=1.4V时，T5导通，箝位于1.4V③稳定输出高电平，则RI0.91①④稳定输出低电平，则RI2.5（此时uI=1.4V）

第15页：4 V左右

⑤&

“1”直流5V档内阻20K 5⑥多余输入端的处理与信号端并接；

经一个电阻（大于1）接电源正极；

接地。

悬空引脚为1.4V左右

第16页：输出特性①拉电流负载②灌电流负载驱动门负

(4)输出特性①拉电流负载②灌电流负载驱动门负载门&

UOHiL&

G1G2&

UOL&

IG驱动门负载门

第17页：典型TTL与非门的结构与外部特性（续3）

③扇入系数：NI④扇出系数：NO从输出特性曲线能看出允许的最大拉电流和灌电流。

（如高电平≥2.4V ;

低电平≤0.4 V）通常NO≥8。

和，中较小的一个。

第18页：与非门的传输延迟

(5)动态特性①传输延迟tPHLtPLHuIuO图3.2.11 TTL与非门的传输延迟&

uIuO

第19页：典型TTL与非门的结构与外部特性（续4）

1954/74系列，10ns左右1u0uI已知tpd=10nsuI/Vt3.40.20.1nsu0/Vt3.40.

第20页：动态尖峰电流

Vcc与地间接退耦电容以消除尖峰电流带来的电路间的串扰。

②动态尖峰电流uIOtticcOICCHICCL图3.2.12动态尖峰电流

第21页：系列与非门

二、改进型TTL与非门1. 54H/74H系列图3.2.13 54H/74H系列与非门（54H/74H00)的电路结构(1)输出级采用达林顿结构三极管；

(2)降低电阻的阻值tpd≈6ns,但加大了电路的静态功耗。

减小了门电路输出高电平时的输出电阻。

提高了三极管的开关速度使tpd↓。

第22页：系列与非门

222. 54S/74S系列图3.2.14 54S/74S系列与非门（54S/74S00)的电路结构(1)引入抗饱和三极管。

(2)引入有源泄放电路。

tpd=3~5ns，电路的静态功耗仍比较大。

减轻三极管的饱和深度，使tpd↓。

加速T5的导通或截止，使tpd↓。

第23页：改进型TTL门电路与其他类型TTL门（续）

233.02.01.0O 0.4 0.8 1.2 1.6 uI/Vu0/V（b）电压传输特性图3.2.14 54S/74S系列与非门（54S/74S00)的电路结构

第24页：系列图

243.54LS/74LS系列图3.2.16 54LS/74LS系列与非门（54LS/74LS00)的电路结构tpd=10ns。

(1)提高电阻值。

(2)引入抗饱和三极管和有源泄放回路。

(3)引入SBD（无电荷存储效应）代替多发射极三极管。

(4)引入D3、D4加速关态→开态过程。

第25页：表3.2.1 不同系列

表3.2.1不同系列TTL门电路的性能比较TTL门电路系列名称参数名称54LS/74LS54S/74S54H/74H54/74104610tpd(ns)22022.510功耗/每门(mW)2080135100pd(ns·mW)

第26页：其它类型的

• 三、其它类型的TTL门电路典型TTL与非门的输入、输出特性仍适
• 用1.TTL或非
• 门2.TTL异或
• 门3.集电极开路的门电路（OC门）(1)引入OC门的原因①由于是推拉式输出，输出端不能直接并联，不能实现线与功能。

第27页：不能直接驱动大电流、高电压的负载

③不能直接驱动大电流、高电压的负载。

②输出高电平是固定的，缺乏灵活性。

(2)OC门①概念②逻辑符号③使用时，需外接电源和电阻

第28页：外接电阻RL的确定设n个门并接

(3)外接电阻RL的确定设n个门并接，驱动m个负载门的输入端。

①所有OC门输出高电平IIH:负载门输入漏电流。

IOH:OC门输出漏电流；

第29页：只有一个OC门输出低电平

②只有一个OC门输出低电平：IIL：负载门低电平输入电流IG（max）：OC门最大灌电流

第30页：作驱动器

③作驱动器(4)OC门的应用①线与②用于接口电路，实现TTL CMOS电平转换

第31页：三态输出

314.三态输出TTL门（TS门）(1)三态输出与非门组成及工作原理(2)典型用途①构成总线结构②双向数据传输三态门应用举例-1三态门应用举例-

第32页：第三节

且逻辑摆幅

高、低电平之差

第33页：1 ns以内

• 332.工作原
• 理3.参数②tpd一般为3~5ns目前已能减小至0.1ns以内。①高电平-0.8V、低电平-1.6V、阀值电压、噪声容限在0.2V左右
• ；1.组成电流开关、基准电压源、射极输出器。

第34页：由于是射极输出，可实现“线或”功能

②由于是射极输出，可实现“线或”功能。

4.应用①ECL电路的产品限于中、小规模集成电路（由于功耗大），主要用于高速，超高速的数字系统和设备当中。

（国产ECL电路分为CE10K、CE100K两个系列)Y1=A+B+C+DY2=A+B+C+DBADCY2Y1ECL电路应用举例-

第35页：基本逻辑单元I2L基本

二、I2L门电路VEET1T2BEC1C2C3进一步提高集成度而研制的。

每个逻辑单元的电路结构非常简单，且功耗低。

1. I2L基本逻辑单元的工作原理图3.3.2 I2L基本逻辑单元I2L基本门电路

第36页：ECL与I2L门电路简介（续）

362.参数①高电平0.7V，低电平0.1V；

②一般tpd>

10ns。

3.应用目前I2L电路主要用于制作大规模集成电路的内部逻辑电路（为提高抗干扰能力，接口电路与TTL电平兼容），很少用来制作中、小规模集成电路。

第37页：第四节

第四节CMOS门电路CMOS门电路的特点:CMOS反相器（串联互补）、CMOS传输门（并联互补）是CMOS集成电路的基本组件。

①制作工艺简单，集成度高；

②工作电源允许的变化范围大，功耗低；

③输入阻抗高，扇出系数大；

④抗干扰能力强。

第38页：CMOS反相器1.电路结构

• 一、CMOS反相
• 器1.电路结构NMOS、PMOS管串联互补。开启电压分别为UTN、UTP，为正常工作，要求：VDD> UTP+ UT
• N2.工作原
• 理3.电压传输特性和电流转移特性

第39页：静态参数②③噪声容限

静态参数②③噪声容限①UOL=0V，UOH=VDD（电压利用率高）在CC4000系列CMOS电路的性能指标中规定：在输出高、低电平的变化不大于10%VDD的条件下，输入信号低，高电平允许的最大变化量。

第40页：CMOS门电路的特点与基本电路（续）

404.加电后，CMOS器件输入端不能悬空①输入电位不定（此时输入电位由保护二极管的反向电阻比来决定），从而破坏了电路的正常逻辑关系；

②由于输入阻抗高，易接受外界噪声干扰，使电路产生误动作；

③极易使栅极感应静电，造成栅击穿。

第41页：其它类型的

二、其它类型的CMOS电路两个反相器的负载管并联，驱动管串联。

1.CMOS与非门(1)电路结构(2)工作原理带缓冲级的CMOS与非门

第42页：CMOS或非门(1)电路结构两个反相器的

422.CMOS或非门(1)电路结构两个反相器的负载管串联，驱动管并联。

(2)工作原理带缓冲级的CMOS或非门CMOS电路举例-

第43页：CMOS双向传输门(1)电路结构

433.CMOS双向传输门(1)电路结构NMOS、PMOS管并联互补。

(2)工作原理CMOS电路举例-

第44页：CMOS门电路的特点与基本电路（续2）

作业题3.93.113.163.43.53.63.1 (a)3.23.

第45页：图3.1.1 三极管开关电路

图3.1.1三极管开关电路

第46页：图3.1.2 三极管截止和饱和时的等效电

图3.1.2三极管截止和饱和时的等效电路

第47页：图3.1.3 三极管瞬时开关特性

图3.1.3三极管瞬时开关特性

第48页：门电路结构与波形图（续）

tontoffuIuO

第49页：负载等效电路若

(a)灌电流负载等效图图3.1.5负载等效电路若ICS>

ICM则若ICS<

ICM则最大灌电流时：三极管处于临界饱和且满足ICM要求

第50页：图3.1.5 负载等效电路(iD=0)最

图3.1.5负载等效电路(iD=0)最大拉电流的确定：

第51页：典型TTL与非门

(a)电路AF&

B（b）逻辑符号图3.2.1典型TTL与非门

第52页：图3.2.2 T1结构及输入级逻辑等效电

图3.2.2 T1结构及输入级逻辑等效电路

第53页：门电路结构与波形图（续2）

0.5 1.0 1.5 uI/Va bcd e3.02.01.0uO/VUT（a）电压传输特性uIVccuO&

VV+_（b）测试电路图3.2.3 TTL与非门电压传输特性

第54页：门电路结构与波形图（续3）

①ab段(截止区)③cd段(转折区)阀值电压（开启电压)UT=1.4V②bc段(线性区)结论：UI=0.2V时，T1深饱和uI<

0.6V, T1深饱和,uB2<

0.7V,uO=3.4V0.6V<

uI<

1.3V, T2放大,T5截止1.3V<

uI<

第55页：门电路结构与波形图（续4）

552.4UoffUon0.41.00uO/VuI/V3.02.02.52.01.51.00.5≥0.8V≤2.0V

第56页：门电路结构与波形图（续5）

UNHUNL10100.4V0.8VuIuO2.0V2.4V11uOuIG1G2图3.2.4输入端噪声容限示意图

第57页：定义时

定义时，只用一个输入端，当有2个或2个以上输入端并联时，输入电流如何？

IIH2IIH&

UIH&

IIS1IIS

第58页：图3.2.6 输入负载特性

图3.2.6输入负载特性

第59页：图3.2.6 输入负载特性

图3.2.6输入负载特性uIRI(c)等效电路

第60页：

第61页：图3.2.8 uO=UOH时TTL与非门

图3.2.8 uO=UOH时TTL与非门输出特性(a) uO=UOH时输出特性(b)拉电流负载示意

第62页：图3.2.9 uO=UOL时TTL与非门

图3.2.9 uO=UOL时TTL与非门输出特性(a) uO=UOL时输出特性(b)灌电流负载示意

第63页：图3.2.10 TTL与非门的扇出

图3.2.10 TTL与非门的扇出

第64页：图3.2.15 抗饱和三极管

图3.2.15抗饱和三极管

第65页：或非门电路

(a)电路BAVccR1R2R3R4T4T1T2T5Y（b）逻辑符号≥1BAY图3.2.17 TTL或非门电路

第66页：异或门电路

(a)电路图3.2.18 TTL异或门电路

第67页：异或门电路

BA（b）国标符号YBA（b）曾用符号Y图3.2.18 TTL异或门电路

第68页：推拉式输出级并联的情况

Y&

BA图3.2.19推拉式输出级并联的情况Y1&

DCY2YG1G2（a）

第69页：集电极开路与非门的电路和图形

（a）电路&

BA(b)国标符号YBA(c)曾用符号Y图3.2.20集电极开路与非门的电路和图形符号

第70页：图3.2.21 OC门输出并联的接法及逻

图3.2.21OC门输出并联的接法及逻辑图

第71页：图3.2.22 RL(max)的确定

图3.2.22RL(max)的确定

第72页：图3.2.23 RL(min)的确定

图3.2.23RL(min)的确定

第73页：三态与非门

（a）控制端高电平有效BAVccT4T1T2T5YDP11ENEN&

BA国标符号YENBA曾用符号YEN图3.2.24三态与非门

第74页：三态与非门

BA曾用符号YEN（b）控制端低电平有效BAVccT4T1T2T5YDP1ENEN&

BA国标符号YEN图3.2.24三态与非门

第75页：图3.2.25 用三态门构成总线结构

图3.2.25用三态门构成总线结构EN1A1G1EN1EN1A2G2EN2EN1AnGnENn…

第76页：图3.2.26 用三态门实现数据的双向传

图3.2.26用三态门实现数据的双向传输EN1D0ENEN1D1总线D0/D

第77页：例1写出下图电路的输出表达式

例1写出下图电路的输出表达式。

EN1ABEN1F1&

解：当B=0时，当B=1时，F=A；

F=A。

所以，F=AB+ABA1A0BF的卡诺图

第78页：例2如下图所示电路

例2如下图所示电路、及其输入信号的波形，试画出输出信号P和G的电压波形并写出P的逻辑表达式。

EN&

ABP&

CDGABCDGP解：当C=0时，当C=1时，P=AB+D。

所以，P=ABC+DP=D；

第79页：门电路结构与波形图（续6）

－VEE(－5.2V)(a)电路

第80页：典型ECL或/或非门电路

BAQP+BAQP(b)国标符号(c)曾用符号图3.3.1典型ECL或/或非门电路

第81页：ECL与CMOS电路应用示例（续）

V-0.8V-1.6V-0.8VP=P1+P2+P3P1P2P3注：

第82页：例3写出下图所示

例3写出下图所示ECL电路的输出表达式F1、F2和F3。

≥1≥1≥1F1F2F3ABCDEFG解：ECL电路的输出端可以并联，实现“线或”功能。

F1=A+BF2=C+D+E+F+GF3=A+B+C+D+E+F+G

第83页：ECL与CMOS电路应用示例（续2）

(a)或门

第84页：图3.3.3 I2L基本门电路(b)或门

图3.3.3 I2L基本门电路(b)或门

第85页：反相器设

（b）逻辑符号1AP图3.4.1 CMOS反相器设UTP=-3V，UTN=3V，VDD=10V。

(1)UIL=0V(2)UIH=VDDT1、T2构成一种推拉式输出。

故输出端不能并接实现“线与”功能。

第86页：图3.4.2 电压传输特性和电流转移特性

图3.4.2电压传输特性和电流转移特性uIiDABCDE F（b）电流转移特性OuIVDDuOUTNABCDE FUTUTPVDDO(a)电压传输特性

第87页：输入端噪声容限示意图

UNHUNL1010uIuOUOH(min)11uOuIG1G2输入端噪声容限示意图UOL(max)UONUOFF

第88页：与非门

&

BAP（b）逻辑符号图3.4.3 CMOS与非门A B P RO0 0 1 RON/20 1 1 RON1 0 1 RON1 1 0 2RON①输出阻抗变化大；

存在A的缺点：②输入端数目↑,UOL↑,UNL↓。

第89页：带缓冲级的

BA1P≥111图3.4.4带缓冲级的CMOS与非门

第90页：或非门①输出阻抗变化

≥1BAP（b）逻辑符号图3.4.5 CMOS或非门①输出阻抗变化大；

存在的缺点：②输入端数目↑,UOH↓,UNH↓。

第91页：带缓冲级的

BA1P&

11图3.4.6带缓冲级的CMOS或非门

第92页：例4写出下图

例4写出下图CMOS电路的逻辑表达式。

≥1ABP2VDDEN1BA逻辑符号P2解：当B=0时，当B=1时，P2= A；

P2为高阻态。

第93页：双向传输门

TGCCCC(b)国标符号(c)曾用符号图3.4.7 CMOS双向传输门

第94页：双向传输门工作

c=1时传输，c=0时关断。

c=1时N管导通P管导通0VDD图3.4.7-1 CMOS双向传输门工作原理

第95页：例5写出下图

例5写出下图CMOS电路的逻辑表达式。

解：当B=0时，当B=1时，P4为高阻态。

1ABVDDTGP4P4= A；

EN1BA逻辑符号P