页数：25页文件大小：697.0 KB来源： 数字电路ppt课件
本课件按只读存储器与随机存取存储器两大类梳理半导体存储器的分类，通过二极管ROM结构说明地址译码器、存储矩阵与输出电路的配合关系，借助与阵列、或阵列图讲解ROM的容量计算与字位扩展方法，并比较静态RAM与动态RAM的存储单元结构与读写时序差异。
半导体存储器9.1只读存储器（ROM）只读存储器固定ROM可编程ROM可擦除可编程ROM随机存储器双极型RAMMOS型RAM静态动态串行存储器9.1.1ROM的结构和工作原理ROM由地址译码器、存储矩阵和输出电路构成存储矩阵地址译码器输出电路A0A1AkW0W1WM-1b0b1…bN-1…D0D1… DN-
111111VccA1A0W1W0W2W3地址译码器字线位线b0b1b2b3D1D0D2D3存储矩阵输出电路4×4位二极管ROM结构ROM输出选中字线地址输入D3D2D1D0A1A01010W0001110W1010101W2101101W
与阵列A1A1A0A0W0W1W2W3D3D2D1D0或阵列ROM的阵列图由该阵列图可得：W0=A1A0W1=A1A0W2=A1A0W3=A1A0D0= W2+ W3=A1A0+ A1A0D1= W0+ W1=A1A0+ A1A0D2= W1+ W2+ W3=A1A0+ A1A0+ A1A0D3= W0+ W1+ W3=A1A0+ A1A0+ A1A
9.1.2固定ROM生产厂把信息写入存储器，用户不能更改9.1.3可编程ROM（PROM）位线Yi字线WiVCCPROM存储单元熔丝出厂时，熔丝是接通的，即存储的内容为全1，使用时，若要将某些单元的内容改写为零，只须给这些单元通以足够大的电流，将熔丝烧断即可。
9.1.4可改写ROM（EPROM）位线Yi字线WiPROM存储单元DSG浮置栅选择栅极写入信息时，将相当高的电压同时加在SIMOS管（即叠栅MOS）（采用浮栅技术）的漏极和选择栅极上，此时会有部分电子穿透二氧化硅层到达浮置栅上。
当浮置栅上被注入足够多的电子后，管子的开启电压将比注入前提高。
表示该单元存储信息为1。
iDS0vGSVT1VT2浮置栅有电子浮置栅无电子
9.1.5电擦除可编程ROM（E2PROM）字线WiDT1SG浮置栅控制栅极位线YiT2E2PROM的存储单元在E2PROM的存储单元中采用了浮栅隧道氧化层MOS管（简称隧道MOS管）（也是采用浮栅技术），该管的特点是浮置栅与漏区之间有一个氧化层极薄的隧道区，存储单元的信息可以利用一定宽度电脉冲擦除。
T2T1WiYiT2T1WiYiT2T1WiYi读出状态写1状态写0状态+5V+3V+20V+20V+20V+20V0V0VE2PROM的存储单元的三种工作状态
9.1.6快闪存储器（Flash Memory）快闪存储器既具有EPROM结构简单、编程可靠的优点，又保留了E2PROM用隧道效应擦除的快捷特性，而且集成度可以更高。
位线Yi字线Wi快闪存储器存储单元DSG快闪存储器结构与SIMOS管类似，但浮栅到衬底间氧化层更薄，可以通过在源极加一正电压，使浮栅放电，从而写入“0”，写“1”方式与EPROM相同
9.1.7ROM的应用1）用ROM实现组合逻辑函数例9.1.1试用ROM实现组合逻辑函数F1=AB+AC, F2=AB+BCBC1A11m0m7(D0)F1(D1)F2F1=ABC+ABC+ABC+ABCF2=ABC+ABC+ABC+ABC
2025年9月3日星期三第四章组合逻辑电路10数字显示译码器BCD码3.数字显示译码器七段数码管(1)七段数码管半导体数码管液晶数码管共阳极共阴极
2025年9月3日星期三第四章组合逻辑电路11(a)外形图(b)等效电路图4.2.13 C－391E
2025年9月3日星期三第四章组合逻辑电路12(2)数字显示译码器7448简化符号A3～A0：8421BCD输入端Ya～Yg：七段输出端LT：灯光测试输入端RBI：串行灭零输入端BI / RBO：熄灭输入/串行灭零输出端
2025年9月3日星期三第四章组合逻辑电路13图4.2.15 0～15十六个字符显示
2025年9月3日星期三第四章组合逻辑电路14表4.2.8 7448功能表1 1 1 0 0 0 010 1 1 1Ø171 1 1 1 1 1 111 0 0 0Ø181 1 1 0 0 1 10 0 1 1 1 1 11 0 1 1 0 1 10 1 1 0 0 1 11 1 1 1 0 0 11 1 0 1 1 0 10 1 1 0 0 0 01 1 1 1 1 1 0YaYbYcYdYeYfYg输出11111111LTØØØØØØØ1RBI11111111BI / RBO1 0 0 10 1 1 00 1 0 10 1 0 00 0 1 10 0 1 00 0 0 10 0 0 0A3A2A1A0输入译码显示说明54369210十进制数或功能
例9.1.2试用ROM实现8421BCD码7段显示译码器电路解：应选用输入地址为4位，输出数据为7位的16字节×7位ROM地址译码器m0m1m2m15A0(Q0)A1(Q1)A2(Q2)A3(Q3)A3A2A1A0A3A2A1A0m3m4m5m6m7m8m9m10m11m12m13m14显示a b c d e f gQ3Q2Q1Q001234567890 0 0 0 0 0 11 0 0 1 1 1 10 0 1 0 0 1 00 0 0 0 1 1 01 0 0 1 1 0 00 1 0 0 1 0 00 1 0 0 0 0 00 0 0 1 1 1 10 0 0 0 0 0 00 0 0 0 1 0 00000000100100011010001010110011110001001a b c d e f g
）字符发生器假设显示的字符以光点的形式存储于ROM中，每个字符由7×5点阵组成。
图中有点表示有光点，该存储单元为1，数据经输出缓冲器接至光栅矩阵。
当地址码A2A1A0选中某一行时，该行内容即以光点形式反映在光栅矩阵上。
地址译码器输出缓冲器A2A1A0D4D3D2D1D0A2A1A0A2A1A0A2A1A0A2A1A0A2A1A0A2A1A0A2A1A
9.2随机存储器（RAM）9.2.1静态RAM1)基本结构（由存储矩阵、地址译码器和读写控制电路组成）（1）存储矩阵列译码器行译码器A5A0A7A6A1A3A2A4Y0Y1Y7R/控制电路I/O片选读/写R/X0X1X2X31X30X3随机存储器结构示意图
Di11S1S2XiQ静态存储单元示意图ENG1I/OENG2&
G4&
G5ENG3R/存储矩阵及地址译码电路地址线片选与读/写控制电路DD
）RAM2114芯片简介行译码器A3A8X0X63EN&
&
G5R/存储矩阵64×64……列I/O电路…列地址译码器Y0… Y15A0A1A2A3ENENENENENENENI/O3I/O2I/O0I/O12114存储器结构框图
2114（I）A9…A0R/2114（II）A9…A0R/D3D2D1D0D7D6D5D4A0A9…R/2114芯片位扩展
2114（III）A9…A0R/2114（IV）A9…A0R/D3D2D1D0A0A9…R/D3D2D1D02114（II）R/D3D2D1D02114（I）R/D3D2D1D0D3D2D1D0A9…A0A9…A02—4译码器A11A10A11A10A11A10A11A10A11A10对应存储单元选中片号A11A10对应存储单元选中片号A11A10100000000000~101111111111III10000000000000~001111111111I00110000000000~111111111111IV11010000000000~011111111111II01地址码与存储单元的对应关系2114芯片字扩展
CSR/WAA092114（7）D0D3……CSR/WAA092114（5）D0D3……CSR/WAA092114（3）D0D3……CSR/WAA092114（1）D0D3……CSR/WAA092114（8）D0D3……CSR/WAA092114（6）D0D3……CSR/WAA092114（4）D0D3……CSR/WAA092114（2）D0D3……2-4译码器A10A11R/WA9…A0D3…D0D7…D4Y3Y2Y1Y0图9.2.8 2114RAM的字位扩展
9.2.2动态RAM1)存储单元字线TCCB位线单管MOS动态存储单元设原来电容上的电压为Uc,位线上的电压UB=0V,则在完成读操作后，位线上电压UB=由于所以UB<
<
UC>
>
C
CSR/WAA092114（7）D0D3……CSR/WAA092114（5）D0D3……CSR/WAA092114（3）D0D3……CSR/WAA092114（1）D0D3……CSR/WAA092114（8）D0D3……CSR/WAA092114（6）D0D3……CSR/WAA092114（4）D0D3……CSR/WAA092114（2）D0D3……2-4译码器A10A11R/WA9…A0D3…D0D7…D4Y3Y2Y1Y0图9.2.8 2114RAM的字位扩展
图10.6.2 OLMC的结构框图
下载地址：{{downurl}}
{{{a}}}
{{#b}}{{{b}}}
{{/b}} {{/title}} {{#nolog}}登陆注册
{{/nolog}} {{#djsx}}点我刷新
{{/djsx}} {{#gocz}} {{/gocz}} {{#ffqr}} {{/ffqr}}