页数：48页文件大小：607.4 KB来源： 建筑电工学ppt课件
本课件对应教材第8章组合逻辑电路，先介绍数字信号、数制与码制等数字电路基础知识，讲解与门、或门、非门等基本逻辑门及集成门电路，再说明逻辑函数的公式法与卡诺图化简，最后给出组合逻辑电路的分析设计步骤与编码器、译码器、加法器等常用部件。
8.1数字电路概述8.3逻辑函数及化简8.2逻辑门电路第8章组合逻辑电路8.4组合逻辑电路的分析和设计8.5组合逻辑部件
一类称为模拟信号，它是指时间上和数值上的变化都是连续平滑的信号，如图(a)中的正弦信号，处理模拟信号的电路叫做模拟电路。电子电路中的信号分为两大类：一类称为数字信号，它是指时间上和数值上的变化都是不连续的，如图(b)中的信号，处理数字信号的电路称为数字电路。
(b)(a)8.1数字电路概述
基本概念门电路：本页含数据表，待人工核对后还原为表格。
8.1.1 如开关接通用1表示，开关断开用0表示。 灯亮可用1表示，灯灭可用0表示。
8.2逻辑门电路+12 VABCDADBDC设：uA= 0，uB=uC= 3 V则DA导通，DB、DC截止。uY= 0.3 VuY= 0.3VYRY= 0uA，uB，uC中任意一个或两个为0，Y= 0设：3V为高电位1，0.3V为低电位0，二极管管压降为0.3V。
8.2.1门电路1.与门电路
+12 VABCDADBDC设：uA=uB=uC= 0DA、DB、DC都导通Y= 0uY= 0.3VYuY= 0.3 VRuY= 3.3 V设：uA=uB=uC= 3 VuY= 3.3 V，Y= 1DA、DB、DC都导通+12VABCDADBDCYR
由以上分析可知：只有当A、B、C全为高电平时，输出端才为高电平。正好符合与门的逻辑关系。与逻辑关系式：Y = ABCABCY&+12 VABCDADBDCYR
与门逻辑状态表与逻辑关系式：本页含数据表，待人工核对后还原为表格。
与门逻辑状态表与逻辑关系式：Y = ABCABCY&ABCY00000000000111100001111010101011
设：uA= 3 V，uB=uC= 0 V则DA导通。uY=3–0.3=2.7VDB、DC截止，Y=1DA–12 VYABCDBDCuY= 2.7 VRuA，uB，uC中任意一个或两个为1，Y= 12.或门电路
DA–12 VYABCDBDC设：uA=uB=uC= 3 VDA、DB、DC都导通uY= 2.7 VuY= 2.7 V，Y= 1RuY=–0.3V设：uA=uB=uC= 0 VDA、DB、DC都导通uY=–0.3 V，Y= 0DA–12 VYABCDBDCR
或逻辑关系式：Y = A + B + C由以上分析可知：只有当A、B、C全为低电平时，输出端才为低电平。正好符合或门的逻辑关系。DA–12 VYABCDBDCRABCY≥1
或逻辑关系式：本页含数据表，待人工核对后还原为表格。
或逻辑关系式：Y = A + B + CABCY>1或门逻辑状态表ABCY00010111110111100001111010101011
设：uA= 3 V，T饱和导通。•+UCCRCT–UBBRBRkAYuY= 0.3VuY= 0.3 V，Y= 0。3.晶体管非门电路
8.2 逻辑门电路：本页含数据表，待人工核对后还原为表格。
设：uA= 0 V，T截止A1Y
由以上分析可知：当输入端A、B、C均为高电平时，输出端Y为低电平。当输入端A、B、C中只要有一个为低电平，输出端Y就为高电平，正好符合与非门的逻辑关系。ABCY&与非门的逻辑功能：全1出0，有0出1。
+5 VABCT1R1R2T2T3T4T5R3R5R4YT1等效电路+5 VABCR1C1B18.2.1TTL与非门电路多发射极晶体管8.2集成门电路
+5 VABCT1R1R2T2T3T4T5R3R5R4Y设:uA= 0.3 VuB=uC= 3.6 V，则UB1= 0.3 + 0.7 = 1 VRLuY= 5–ube3–ube4–uR2拉电流UB1= 1VuY= 3.6 V•T2、T5截止，T3、T4导通，小= 5–0.7–0.7 = 3.6 VY= 1+5 VABCR1C1B11.输入不全为1
+5 VABCT1R1R2T2T3T4T5R3R5R4Y设uA=uB=uC=3.6V，输入端全部是高电平，UB1升高，足以使T2、T5导通，uo=0.3V,Y=0。且UB1=2.1V，T1发射结全部反偏。
UC2=UCE2+UBE5= 0.3 + 0.7 = 1 V，使T3导通，T4截止。灌电流T1R1+UccUB1= 2.1VUC2= 1VuY= 0.3V+5 VABCR1C1B12.输入全为1
由以上分析可知：当输入端A、B、C均为高电平时，输出端Y为低电平。当输入端A、B、C中只要有一个为低电平，输出端Y就为高电平，正好符合与非门的逻辑关系。ABCY&与非门的逻辑功能：全1出0，有0出1。
TTL与非门组件就是将若干个与非门电路，经过集成电路工艺制作在同一芯片上。&+UC14 13 12 11 10 9 81 2 3 4 5 6 7地74LS00&&&74LS00组件含有两个输入端的与非门四个。
+5 VABT1R1R2T2T3T4T5R3R5R4YDEUB1= 1 VE= 0时，UB1= 1 V，T2、T5截止；二极管D导通，使UB3= 1 V。T3、T4截止，输出端开路(高阻状态)。
E=1时，二极管D截止，Y=AB，同TTL与非门。UB3= 1 V8.2.2三态输出与非门电路
ABY&E三态门逻辑符号E为控制端且高电平有效，即E=1时，同TTL与非门，Y=AB；E=0时，输出端为高阻状态。A B&E用三态门接成总线结构A B&EA B&EA B&E
逻辑函数及化简：本页含数据表，待人工核对后还原为表格。
8.3逻辑函数及化简8.3.1逻辑代数逻辑代数：按一定逻辑规律进行运算的代数。逻辑代数不代表数，而是代表两种相互对立的状态。逻辑代数中的变量称为逻辑变量。它只能取“0”或“1”。逻辑代数运算法则基本运算法则：
交换率：结合率：分配率：证明：
吸收率：证：证：反演率：
逻辑函数的表示方法：本页含数据表，待人工核对后还原为表格。
8.3.2逻辑函数的表示方法(1)逻辑状态表ABCY00000100000111100001111010101011(2)逻辑式(1)常采用与—或表达式的形式；(2)在状态表中选出使函数值为1的变量组合；
(3)变量值为1的写成原变量，为0的写成反变量，得到其值为1的乘积项组合。(4)将这些乘积项加起来(逻辑或)得到“与—或”逻辑函数式。
(3)逻辑图由逻辑式得到逻辑图ABC&>111Y&
8.3.3逻辑函数的化简[例1]应用逻辑代数运算法则化简下列逻辑式：[解]
已知组合逻辑电路图：本页含数据表，待人工核对后还原为表格。
已知组合逻辑电路图，确定它们的逻辑功能。 (2)对逻辑函数表达式化简或变换； (4)由状态表确定逻辑电路的功能。 (3)根据最简表达式列出状态表； 8.4.1组合逻辑电路分析的简述8.4组合逻辑电路的分析
[例2]分析下图逻辑电路的功能。状态表A B Y0 0 00 1 11 0 11 1 0功能：当A、B取值不相同时，输出为1。是异或门。AB=1YY&&&AB&异或门符号
8.4.2组合逻辑电路的设计
8.5.1加法器只求本位和，不考虑低位的进位。实现半加操作的电路叫做半加器。COSCABC = AB半加器逻辑图半加器逻辑符号A、B为两个加数；C为向高位的进位；S为半加和。8.5组合逻辑部件状态表A BC0 0 00 1 01 01 1S010 11 0=1&ABSC1.半法器
被加数、加数以及低位的进位三者相加称为“全加”，实现全加操作的电路叫做全加器。Ci-1：来自低位的进位Ci：向高位的进位2 .全加器COCiAiBiCISiCi-1半加器半加器AiBiCi-1CiSiSAiBiSCi-1>1AiBiCi-1Si00000001101110001111010010111011状态表Ci01111000全加器逻辑符号
[例1]用两个全加器组成一个逻辑电路以实现两个二位二进制数的加法运算。COA0B0CIS0COC1A1B1CIS101101101
8.5.2 编码器：本页含数据表，待人工核对后还原为表格。
20.6.1二—十进制编码器编码：用数字或符号来表示某一对象或信号的过程称为编码。在数字电路中，一般用的是二进制编码，n位二进制代码可以表示2n个信号将十进制的十个数0，1，2，···，9编成二进制代码的电路称二—十进制编码器，这种二—十进制代码称BCD码。
8.5.2编码器1.二进制代码的位数十个数码，取n等于4。
8.5.2 编码器：本页含数据表，待人工核对后还原为表格。
2.列编码表四位二进制代码共有十六种状态，取任何十种状态都可以表示0 ~ 9十个数。8421编码是在四位二进制代码的十六种状态中，取出前十种状态，表示0 ~ 9十个数，后六个状态去掉。
8421编码表0 0 0 0 01 0 0 0 12 0 0 1 03 0 0 1 14 0 1 0 05 0 1 0 16 0 1 1 07 0 1 1 18 1 0 0 09 1 0 0 1输入十进制数输出Y3Y2Y1Y0（I0）（I1）（I2）（I3）（I4）（I5）（I6）（I7）（I8）（I9）
8.5.2 编码器：本页含数据表，待人工核对后还原为表格。
3.由编码表写出逻辑式0 0 0 0 01 0 0 0 12 0 0 1 03 0 0 1 14 0 1 0 05 0 1 0 16 0 1 1 07 0 1 1 18 1 0 0 09 1 0 0 1输入十进制数输出Y3Y2Y1Y0（I0）（I1）（I2）（I3）（I4）（I5）（I6）（I7）（I8）（I9）
编码器&&&&•••••••••••••••+ 5 V1 kΩ10Y30 1 2 3 4 5 6 7 8 901114.由逻辑式画出逻辑图Y2Y1Y0S0S1S2S3S4S5S6S7S8S9
优先编码器根据请求信号的优先级别，按次序进行编码。如CT74LS147型10/4线优先编码器。8.5.3译码器译码是编码的反过程，将二进制代码按编码时的原意翻译成对应的信号或十进制数码(输出)。
1.二进制译码器例如：2线—4线译码器、3线—8线译码器、4线—16线译码器等。现以3线—8线译码器74LS138为例说明。
输入三位二进制代码：本页含数据表，待人工核对后还原为表格。
输入三位二进制代码：ABC，输出八个信号低电平有效：现以3—8线译码器74LS138为例说明。其余输出为1，···ABC= 000时，1.译码器的状态表输入输出A B C0 0 00 0 10 1 00 1 11 0 01 1 01 0 11 1 10 1 1 1 1 1 1 11 0 1 1 1 1 1 11 1 0 1 1 1 1 11 1 1 0 1 1 1 11 1 1 1 0 1 1 11 1 1 1 1 0 1 11 1 1 1 1 1 0 11 1 1 1 1 1 1 02.译码器逻辑式…
1CAAB11BC&&......&当S1= 1、S2=S3= 0时，才正常译码。1S1S2S3>13.译码器逻辑图
3.译码器逻辑图都输出高电平。译码器才正常译码；否则不论ABC为何值，S3S2S1为三个使能输入端，只有当它们分别为0、0、1，8.5.4二—十进制显示译码器1.半导体数码管
1.半导体数码管abfgecd
2.七段显示译码器七段显示译码器的功能是把8421二—十进制代码译成对应于数码管的七个字段信号，驱动数码管显示出相应的十进制数码。74LS247译码器接共阳极数码管。它有四个输入端A0，A1，A2，A3和七个输出端。
三个输入控制端：BI：灭灯输入端，当它等于零时，数码管各段均熄灭。LT：试灯输入端，当BI= 0，LT= 0时，数码管显示8。RBI：灭零输入端，当BI= 1，LT= 1，RBI= 0，只有当A3A0均为零，数码管各段均熄灭。
用来消除无效0。
8.5.3 译码器：本页含数据表，待人工核对后还原为表格。
74LS247七段字形显示译码器的状态表A3A2A1A0显示字形0 0 0 00 0 0 0 0 010 0 0 110 01 1 1 1…..1 0 0 00 0 0 0 0 0 01 0 0 10 0 010 0 0
A3A2A1A0abcdefg+5 V74LS247共阳极数码管A3A2A1A074LS247与数码管的连接R来自计数器
应用举例1×11×1×1×111>11KA1 kΩMDL+12 V+12 V~220 VDKAT1T2HL1 kΩABCD正常工作时，ABCD= 1111，T1导通，M转动，T2截止。
111100111111故障报警器
[例1]下图所示是一个密码锁控制电路。开锁条件：(1)要拨对密码；(2)将开锁开关S闭合。如果以上两个条件都得到满足，开锁信号为1，报警信号为0，锁打开而不报警。否则开锁信号为0，报警信号为1，试分析该电路的密码是多少？
&1&1&ACY1BD1+5 VRY2开锁信号报警信号2电子锁S
水位检测电路&G2&G3&G4&G5KADL+12 V+12 V电动机控制电路DKAT1T2&G1+6 VUABCD当水箱无水，A~D与U端断开，G1~G4的输入端为低电平，发光二极管微亮。
水注满G4输出低电平，G5输出高电平，T1T2导通，电机停转，并发出报警。
下载地址：{{downurl}}
{{{a}}}
{{#b}}{{{b}}}
{{/b}} {{/title}} {{#nolog}}登陆注册
{{/nolog}} {{#djsx}}点我刷新
{{/djsx}} {{#gocz}} {{/gocz}} {{#ffqr}} {{/ffqr}}