页数：89页文件大小：719.9 KB来源： 集成电路工艺ppt课件
本课件为课程总复习：先说明闭卷考试的成绩构成与题型分布，再逐章串讲氧化的影响因素、扩散分布、离子注入的剂量与射程、光刻分辨率、刻蚀选择比、CVD与PVD薄膜工艺，最后回到两套CMOS工艺集成流程。
总复习与考试要求
热氧化分为干氧、湿氧、水汽氧化，化学反应式
影响二氧化硅生长的因素
氧化时间：
在实际的SiO2–Si系统中，存在四种电荷：
在氧化工艺中，通常在氧化系统中通入少量的HCl气体（浓度在3％以下）以改善SiO2的质量。
SiO2在集成电路中的用途
IC制造中常用的扩散杂质
方块电阻的概念方块电阻是指长宽相等的扩散层电阻，它与长宽大小无关。通常用R□表示，单位为Ω/□。
结深的概念杂质扩散浓度分布曲线与衬底掺杂浓度曲线交点到硅表面的距离称为结深。
沟道效应当注入离子未与硅原子碰撞减速，而是穿透了晶格间隙时（见下图）就发生了沟道效应。沿<110>晶向的硅晶格视图
注入损伤高能杂质离子轰击硅原子将产生晶格损伤（a）轻离子损伤情况（b）重离子损伤情况
离子注入退火
注：光刻胶不是最终芯片的组成部分
传统的正性I线光刻胶溶解于显影液的机理：
光刻工艺的8个基本步骤
基本步骤的目的
NA＝（n）Sinθmn为图像介质的折射率，θm为主光轴与透镜边缘光线的最大夹角。透镜半径越大数值孔径越大成像效果越好。但受到镜头成本的限制。步进和步进扫描式光刻机的NA都能做到0.60～0.68的水平。
焦深类似照相的景深，集成电路光刻中的景深很小，一般在1.0μm左右。
5个刻蚀参数（刻蚀速率、刻蚀偏差、选择比、均匀性、刻蚀剖面）
高选择比意味着什么？高选择比意味着只去除想要刻蚀掉的膜层材料，而对其下层材料和光刻胶不刻蚀。
刻蚀SiO2对光刻胶的选择比＝（△dsio2/t1）÷（△d胶/t1）
刻蚀SiO2对下层Si的选择比＝（△dsio2/t
反应离子刻蚀（ReactiveIonEtch，RIE）的机理：①进入真空反应室的刻蚀气体在射频电场的作用下分解电离形成等离子体，等离子体由高能电子、反应正离子、自由基、反应原子或原子团组成。②反应室的射频电场垂直于被刻蚀样片表面，且射频电源电极（阴极、放硅片）的面积小于接地电极（阳极）的面积时，在电源电极上产生一个较大的自偏置电场。
等离子体中的反应正离子在自偏置电场中加速得到能量轰击样片表面，这种离子轰击不仅对样片表面有一定的溅射作用形成物理刻蚀，而且提高了表面层自由基和反应原子或原子团的化学活性，加速与样片的化学反应。④由于离子轰击的方向性，遭受离子轰击的底面比未遭受离子轰击的侧面的刻蚀要快得多，达到了很好的各向异性。
氧化硅的刻蚀
方法：
RIE系统
氧化硅的刻蚀机理：
CF3是刻蚀SiO2的主要活性基，与SiO2发生化学反应：4CF3＋3SiO2→3SiF4↑＋2CO2↑＋2CO↑
氧化硅的刻蚀机理（续）：
多晶硅的刻蚀：
方法：
RIE系统
多晶硅的刻蚀机理：
CVD生长简化过程（平面示意图）
影响CVD生长速率的因素
LPCVD SiO2
LPCVD Poly－Si（多晶硅）
掺杂的Poly－Si做栅电极的原因
因缺点1，大规模IC工艺中，蒸发被溅射所替代
| 工艺 | 优点 | 缺点 |
|---|---|---|
| 电子束蒸发 | 成膜速率高（能蒸发5微米厚的铝膜） | 台阶覆盖差、不能沉积合金材料 |
| 磁控溅射 | 能沉积复杂的合金材料、能沉积难熔金属和非金属、台阶覆盖好、很好的均匀性控制、能多腔集成去除表面沾污（原位反溅刻蚀） | 成膜速率适中、设备复杂昂贵 |
芯片金属化技术术语互连—用导电材料（如铝、多晶硅或铜）制成的连线用以传输电信号。接触—硅芯片内的器件与第一金属层之间在硅表面的连接。通孔—穿过各层介质层从某一金属层到相邻的另一金属层形成电通路的开口。
常用的阻挡层金属：
早期基本的3.0μm CMOS集成电路工艺技术7大工艺步骤：1.双阱工艺2. LOCOS（LOCalOxidation ofSilicon）隔离工艺3.多晶硅栅结构工艺4.源/漏（S/D）注入工艺5.金属互连的形成6.制作压点及合金7.参数测试
双阱工艺备片→初氧氧化→光刻N阱区→N阱磷注入→刻蚀初氧层→光刻P阱区→P阱硼注入→阱推进N阱光刻版图及N阱剖面图：P阱光刻版图及P阱剖面图：
LOCOS隔离工艺垫氧氧化→氮化硅沉积→光刻及刻蚀有源区→光刻NMOS管场区→NMOS管场区硼注入→场区选择氧化有源区光刻版图及器件剖面图：NMOS管场区光刻版图及剖面图：
多晶硅栅结构工艺去除氮化硅→栅氧化→多晶硅沉积→多晶掺磷→光刻及刻蚀多晶硅多晶硅光刻版图及剖面图：
源/漏（S/D）注入工艺光刻NMOS管源漏区→NMOS管源漏区磷注入→光刻PMOS管源漏区→PMOS管源漏硼注入NMOS管源漏注入区光刻版图及剖面图：PMOS管源漏注入区光刻版图及器件剖面图：
金属互连的形成BPSG沉积→回流/增密→光刻及刻蚀接触孔→溅射Al-Si-Cu→光刻及刻蚀金属互连线接触孔光刻版图及器件剖面图：金属电极光刻版图及剖面图：
CMOS器件结构剖面图及电路图CMOS反相器电路图CMOS器件结构剖面图
现代先进的0.18μm CMOS集成电路工艺技术14大工艺步骤：1.双阱工艺2.浅槽隔离工艺3.多晶硅栅结构工艺4.轻掺杂漏（LDD）工艺5.侧墙形成工艺
浅槽隔离STI（ShallowTrenchIsolation）：浅槽隔离是在衬底上通过刻蚀槽、氧化物填充及氧化物平坦化等步骤，制作晶体管有源区之间的隔离区的一种工艺。它取代了LOCOS隔离工艺。
轻掺杂漏（LDD）（LDD，LightlyDopedDrain）
下载地址：{{downurl}}
{{{a}}}
{{#b}}{{{b}}}
{{/b}} {{/title}} {{#nolog}}登陆注册
{{/nolog}} {{#djsx}}点我刷新
{{/djsx}} {{#gocz}} {{/gocz}} {{#ffqr}} {{/ffqr}}