10 第十章：工艺集成.pptx

第1页：第十章 工艺集成封面

第十章：工艺集成

第2页：单项工艺

• 单项工艺单项工艺是指氧化、扩散、离子注入、光刻、刻蚀、沉积、蒸发与溅射、CMP等。
• 工艺集成工艺集成—多个单项工艺的组合。
• 不同的单项工艺组合可形成各种IC制造技术（如0.5umCMOS技术、0.5umBipolar技术、0.5umBICMOS技术、0.5umBCD技术等）。

第3页：本章介绍两种集成电路制造技术

本章介绍两种集成电路制造技术

1. 早期基本的3.0μm CMOS集成电路工艺技术
2. 现代先进的0.18μm CMOS集成电路工艺技术

第4页：硅片制造厂的分区

硅片制造厂的分区硅片制造厂分成6个独立的生产区：扩散（包括氧化、LPCVD、热掺杂等高温工艺）光刻刻蚀薄膜（包括APCVD、PECVD、溅射等）离子注入抛光（CMP）

第5页：硅片制造厂的分区亚微米CMOS

硅片制造厂的分区亚微米CMOS IC制造厂典型的硅片流程模型

第6页：7大工艺步骤

7大工艺步骤：

1. 双阱工艺
2. LOCOS（LOCalOxidation ofSilicon）隔离工艺
3. 多晶硅栅结构工艺
4. 源/漏（S/D）注入工艺
5. 金属互连的形成
6. 制作压点及合金
7. 参数测试§10.2早期基本的3.0μm CMOS集成电路工艺技术

第7页：工艺流程

工艺流程

1. 双阱工艺备片→初氧氧化→光刻N阱区→N阱磷注入→刻蚀初氧层→光刻P阱区→P阱硼注入→阱推进
2. LOCOS隔离工艺垫氧氧化→氮化硅沉积→光刻及刻蚀有源区→光刻NMOS管场区→NMOS管场区硼注入→场区选择氧化
3. 多晶硅栅结构工艺去除氮化硅→栅氧化→多晶硅沉积→多晶掺磷→光刻及刻蚀多晶硅

第8页：工艺流程（续）

工艺流程（续）

1. 源/漏（S/D）注入工艺光刻NMOS管源漏区→NMOS管源漏区磷注入→光刻PMOS管源漏区→PMOS管源漏硼注入
2. 金属互连的形成BPSG沉积→回流/增密→光刻及刻蚀接触孔→溅射Al-Si-Cu→光刻及刻蚀金属互连线
3. 制作压点及合金钝化→光刻及刻蚀压焊窗口→合金
4. 参数测试

第9页：备片：P型硅单晶

备片

P型硅单晶、单面抛光片、晶向＜100＞、电阻率~20Ω.cm、φ100mm、片厚525μm

初氧氧化

目的：制作阱注入的缓冲层方法：干氧氧化要求：厚度100nm左右

第10页：光刻N阱区

光刻N阱区目的

定义PMOS管的N阱区域方法：光刻7步骤（HMDS气相成底膜、涂胶、软烘、对准曝光、显影、坚膜、检查）要求：边缘整齐、无针孔、无小岛

N阱磷注入

注入能量120KEV、注入剂量2.0E

第11页：刻蚀初氧层

刻蚀初氧层

湿法腐蚀、湿法去胶

光刻P阱区

目的：定义NMOS管的P阱区域方法及要求：同N阱光刻

P阱区硼注入

能量100KEV、剂量3.0E

第12页：湿法去胶及清洗

湿法去胶及清洗

阱推进

目的：形成符合要求的阱杂质浓度分布方法：高温（N2＋O2）气氛要求：N阱R□＝1000Ω/□左右P阱R□＝2500Ω/□左右，Xj＝4.0μm左右

第13页：阱的作用

阱的作用

①使PMOS和NMOS管的阈值电压满足要求；②减小寄生的闭锁效应；③用N阱-衬底PN结的反偏实现不同种类器件PMOS管和NMOS管之间的电气隔离。注意：PMOS管做在N阱里，NMOS管做在P阱里

第14页：阱的作用之二

阱的作用之二

②减小寄生的闭锁效应1.双阱工艺CMOS器件截面图寄生BJT等效电路图

第15页：N阱光刻版图及N阱剖面图

N阱光刻版图及N阱剖面图

第16页：P阱光刻版图及P阱剖面图

P阱光刻版图及P阱剖面图

第17页：垫氧氧化

垫氧氧化目的

减小氮化硅与硅之间的应力。方法：去除硅片上的所有氧化层、清洗、干氧氧化要求：厚度tox＝50nm左右

氮化硅沉积目的

做后续选择氧化的掩蔽层方法：LPCVD要求：厚度170nm左右

第18页：光刻及刻蚀有源区

光刻及刻蚀有源区目的

定义NMOS管和PMOS管的有源区方法：光刻7步、RIE刻蚀氮化硅、湿法去胶要求：同N阱光刻

第19页：有源区光刻版图及器件剖面图

有源区光刻版图及器件剖面图

第20页：光刻N管场区（用P阱版）

光刻N管场区（用P阱版）目的

定义NMOS管场区，并为场区注入提供光刻胶阻挡层方法：光刻7步、不刻蚀、不去胶要求：同N阱光刻

第21页：NMOS管场区光刻版图及剖面图

NMOS管场区光刻版图及剖面图

第22页：NMOS管场区硼注入

NMOS管场区硼注入

能量40KEV、剂量5E13目的：提高NMOS管场开启电压，增强NMOS管之间的场隔离能力。注意：氮化硅与光刻胶均阻挡硼注入防止有源区被掺杂

第23页：场区选择氧化（LOCOS）

场区选择氧化（LOCOS）目的

实现同种MOS管之间的电气隔离。方法：去胶、清洗，（干＋湿＋干）高温氧化要求：场氧厚度800nm左右

第24页：实际的LOCOS剖面图

实际的LOCOS剖面图

第25页：LOCOS隔离原理

LOCOS隔离原理

通过采用注入及选择氧化的方法，使场区的表面掺杂浓度及氧化层厚度增加，提高了场区寄生MOS管的阈值电压、该阈值电压被提高到大于电源电压时、寄生MOS管不开启、从而消除了寄生MOS管效应，实现了同种类的MOS管与MOS之间的电气隔离。

第26页：LOCOS隔离原理

LOCOS隔离原理

场区寄生NMOS剖面图

第27页：去除氮化硅方法

去除氮化硅方法

①去除氮化硅上的氧化层②180℃的热磷酸去氮化硅③去除垫氧层

第28页：栅氧化

栅氧化目的

形成MOS器件的栅电介质层方法：干氧掺氯氧化要求：厚度~50nm、Qss小

多晶硅沉积目的

做MOS管的栅电极方法：LPCVD要求：厚度：~ 400nm

第29页：多晶掺磷（非原位掺杂）

多晶掺磷（非原位掺杂）目的

形成导电的多晶硅栅电极方法：POCl3源磷扩散要求：掺磷后多晶R□≤30 Ω/□

光刻及刻蚀多晶硅目的

定义栅电极图形，产生特征尺寸。该工艺是硅片制造中的关键工艺！

第30页：光刻及刻蚀多晶硅（续）方法

光刻及刻蚀多晶硅（续）方法

光刻7步，Cl基气体RIE刻蚀、湿法去胶要求：特征尺寸CD检查（小于设计值的10％）多晶硅栅侧壁陡直

第31页：多晶硅光刻版图及栅结构剖面图

多晶硅光刻版图及栅结构剖面图

第32页：光刻NMOS管源漏区

光刻NMOS管源漏区目的

定义NMOS源漏注入区及PMOS的衬底接触区，并提供光刻胶阻挡层。方法：光刻7步、不刻蚀、不去胶

NMOS源漏区磷注入

能量100KEV、剂量2E154.源/漏（S/D）注入工艺

第33页：NMOS管源漏注入区光刻版图及剖面图

NMOS管源漏注入区光刻版图及剖面图4.源/漏（S/D）注入工艺

第34页：湿法去胶

湿法去胶

光刻PMOS管源漏注入区目的

定义PMOS源漏注入区及NMOS管的衬底接触区，并提供光刻胶阻挡层。方法：同NMOS管源漏光刻。

PMOS源漏区硼注入

能量60KEV、剂量：1E154.源/漏（S/D）注入工艺

第35页：PMOS管源漏注入区版图

PMOS管源漏注入区光刻版图及器件剖面图4.源/漏（S/D）注入工艺

第36页：湿法去胶

湿法去胶

BPSG沉积目的

器件有源区与金属互连之间的电气隔离，并保护器件表面免受沾污。方法：LPCVD要求：厚度~ 1000nm

第37页：回流/增密

回流/增密目的

①源漏注入杂质的电激活②减小注入损伤③BPSG致密化④BPSG回流，芯片平坦化。方法：950℃30分氮气

第38页：光刻及刻蚀接触孔

光刻及刻蚀接触孔目的

形成连接器件有源区和金属布线之间的通道孔方法：光刻7步，RIE刻蚀、湿法去胶要求：同第一次光刻

第39页：光刻接触孔（续）

光刻接触孔（续）

第40页：接触孔光刻版图及器件剖面图

接触孔光刻版图及器件剖面图

第41页：溅射Al-Si-Cu

溅射Al-Si-Cu目的

制作电路元器件的金属电极方法：磁控溅射，材料Al-Si（1％)-Cu（0.5％）要求：厚度1.2μm

第42页：光刻及刻蚀金属电极

光刻及刻蚀金属电极目的

形成电路的金属互连线。方法：光刻7步，Cl基气体RIE刻蚀，干法氧等离子体去胶

第43页：金属电极光刻版图及剖面图

金属电极光刻版图及剖面图

第44页：钝化

钝化目的

保护器件表面，防止金属线划伤、表面吸潮、表面沾污。方法：PECVD生长氧化硅和氮化硅介质层要求：tox＝300nm左右、tSiN＝700nm左右6.制作压点及合金

第45页：光刻及刻蚀压焊窗口

光刻及刻蚀压焊窗口目的

开出金属电极窗口以便压焊键合方法：光刻7步，RIE刻蚀，干法氧等离子体去胶6.制作压点及合金

第46页：制作压点及合金

制作压点及合金

第47页：合金化处理

合金目的

金属与器件有源区之间形成良好的欧姆接触。方法：合金炉，420℃30分（N2＋H2）6.制作压点及合金

第48页：CMOS器件结构与反相器

CMOS器件结构剖面图及电路图CMOS反相器电路图CMOS器件结构剖面图7.参数测试

第49页：一种1.0μm双阱CMOS电路实际版图

一种1.0μm双阱CMOS电路实际版图

第50页：一种0.5μm双阱CMOS电路芯片照片

一种0.5μm双阱CMOS电路芯片照片-有源及多晶

第51页：一种0.5μm双阱CMOS电路芯片照片

一种0.5μm双阱CMOS电路芯片照片-N阱及P阱

第52页：一种0.5μm双阱CMOS电路芯片照片

一种0.5μm双阱CMOS电路芯片照片-第一层金属

第53页：一种0.5μm双阱CMOS电路芯片照片

一种0.5μm双阱CMOS电路芯片照片-第二层金属

第54页：现代0.18μm CMOS工艺概述

现代先进的0.18μm CMOS集成电路工艺技术14大工艺步骤：1.双阱工艺2.浅槽隔离工艺3.多晶硅栅结构工艺4.轻掺杂漏（LDD）工艺5.侧墙形成工艺6.源/漏（S/D）注入工艺

第55页：局部互连工艺

1. 局部互连工艺
2. 通孔1和金属塞1的形成
3. 金属1互连的形成
4. 通孔2和金属塞2的形成
5. 金属2互连的形成
6. 制作金属3直到制作压点及合金
7. 参数测试

第56页：双阱工艺

• 双阱工艺
• N阱的形成步骤
• 外延生长：φ8英寸、P－/P＋、外延层厚度约5.0μm、片厚1.5mm左右
• 薄氧氧化：厚度150Å作用①表面保护以免沾污②减小注入损伤③有助于减轻注入沟道效应

第57页：第一次光刻

• 第一次光刻：光刻N阱注入区，不去胶，光刻胶阻挡注入。
• N阱磷注入（连续三次）：①倒掺杂注入以减小CMOS器件的闭锁效应，能量高200KEV、结深1.0μm左右②中等能量注入以保证源漏穿通电压③小剂量注入以调整阈值电压。
• 退火：作用①杂质再分布②修复注入损伤③注入杂质电激活

第58页：P阱的形成步骤

• P阱的形成步骤
• 第二次光刻（用N阱的反版）：光刻P阱注入区
• P阱硼注入（连续三次）：同N阱磷注入
• 退火：作用同“N阱的形成”

第59页：倒掺杂阱技术

• 倒掺杂阱技术：
• 连续三次离子注入
• 第一次高能量（＞200KEV）、深结（~1.0μm）倒掺杂注入，以减小CMOS器件的闭锁效应
• 第二次中能量注入，以保证源漏穿通电压
• 第三次小剂量注入，以调整阈值电压

第60页：阱的作用

阱的作用

①使PMOS和NMOS管的阈值电压满足要求；②减小寄生的闭锁效应；③不同种类器件PMOS与NMOS之间的电气隔离。CMOS器件截面图寄生BJT等效电路图

第61页：浅槽隔离工艺

• 浅槽隔离工艺
• 浅槽隔离STI（ShallowTrenchIsolation）：浅槽隔离是在衬底上通过刻蚀槽、氧化物填充及氧化物平坦化等步骤，制作晶体管有源区之间的隔离区的一种工艺。它取代了LOCOS隔离工艺。

第62页：浅槽隔离工艺

浅槽隔离工艺

STI隔离的优点

①提高电路的集成度②改善电路的抗闩锁性能

LOCOS隔离的缺点

①鸟嘴浪费有源区面积影响集成度②横向尺寸不能精确控制

第63页：浅槽隔离工艺

• 浅槽隔离工艺
• STI槽刻蚀步骤
• 薄氧生长：厚度150Å作用：在去掉上面氮化硅时保护有源区以防被腐蚀。

第64页：氮化硅沉积

• 氮化硅沉积：LPCVD沉积，作用：做CMP的阻挡层，保护有源区免受CMP的过度抛光
• 第三次光刻：光刻浅槽隔离区
• STI槽刻蚀：RIE刻蚀，槽深1.0μm左右

第65页：STI氧化物填充步骤

• STI氧化物填充步骤
• 沟槽衬垫氧化硅生长：厚度150Å作用：改善硅与沟槽填充氧化物之间的界面特性。
• 沟槽CVD氧化物填充：LPCVD方法

第66页：STI氧化层抛光－氮化物去除步骤

• STI氧化层抛光－氮化物去除步骤
• 沟槽氧化物抛光CMP
• 氮化硅去除：热磷酸煮

第67页：多晶硅栅结构工艺

• 多晶硅栅结构工艺
• 关键工艺！①它包括最薄、质量最好的栅氧化层的热生长②多晶硅栅的线宽是整个芯片上的特征尺寸
• 栅氧化：厚度20～50Å，形成MOS管的栅电介质
• 多晶硅沉积：LPCVD法，厚度5000Å

第68页：多晶硅掺杂

多晶硅掺杂

形成导电的栅电极

• 第四次光刻：光刻多晶硅栅，DUV深紫外步进式光刻机曝光，多晶硅上涂抗反射层（ARC），随后进行特征尺寸、套刻精度、缺陷等质量检查。
• 多晶硅栅刻蚀：用最好的RIE刻蚀机，保证垂直的侧壁

第69页：轻掺杂漏（LDD）

• 轻掺杂漏（LDD）工艺
• 轻掺杂漏（LDD）（LDD，LightlyDopedDrain）

LDD工艺目的

减小源漏间的穿通和沟道漏电，提高源漏工作电压。

第70页：轻掺杂漏（LDD）

• 轻掺杂漏（LDD）工艺
• N－轻掺杂漏注入步骤
• 第五次光刻：光刻N－LDD注入区，不去胶。
• N－LDD注入：低能量注入As，其作用①分子量大，有利于表面非晶化②慢扩散杂质在后续的热处理中，有利于维持浅结

第71页：P－轻掺杂漏注入步骤

• P－轻掺杂漏注入步骤
• 第六次光刻：光刻P－LDD注入区，不去胶
• P－LDD注入：低能量注入BF2，其作用①比硼的分子量大，有利于表面非晶化②比硼的扩散系数低，在后续的热处理中，有利于维持浅结

第72页：侧墙形成工艺

侧墙形成工艺

侧墙形成工艺目的

侧墙用来环绕多晶硅栅侧壁阻挡大剂量的S/D注入以免其接近沟道导致源漏穿通。

• 沉积二氧化硅：LPCVD法，厚度1000Å
• 二氧化硅反刻

第73页：源漏（S/D）注入工艺

• 源/漏（S/D）注入工艺
• N＋源漏注入步骤
• 第七次光刻：光刻N＋源/漏注入区，不去胶
• N＋源/漏注入:中等剂量注As

第74页：P＋源漏注入步骤

• P＋源漏注入步骤
• 第八次光刻：光刻P＋源/漏注入区，不去胶
• P＋源/漏注入:中等剂量注硼
• 退火：快速热退火RTP，温度1000℃，时间几秒，RTP的作用：①减小注入深度的推进②其它同普通的热退火

第75页：接触形成工艺

接触形成工艺

接触形成工艺目的

在硅片所有的有源区上形成金属接触使硅和随后沉积的导电材料更紧密的结合，降低欧姆接触电阻。

第76页：自对准金属硅化物形成

• 自对准金属硅化物的形成（钛接触工艺步骤）：
• 金属钛Ti沉积：用溅射方法
• 退火：700℃以上形成硅化钛TiSi2
• 湿法刻蚀金属钛：刻蚀未反应的Ti，所有有源区上都保留TiSi2，而氧化层上没有TiSi2
• 钛Ti的优点：
• 使硅和随后沉积的金属紧密地结合
• Ti与硅反应生成的TiSi2，其电阻率比Ti更低

第77页：自对准金属硅化物的形成

自对准金属硅化物的形成

第78页：局部互连工艺

• 局部互连工艺
• 局部互连LI（LocalInterconnect）工艺目的：形成金属布线与器件之间的连接。—大马士革工艺
• 形成局部互连氧化硅介质的步骤
• 沉积氮化硅：PECVD法，作用：保护有源区以防后续掺杂二氧化硅中的杂质向有源区扩散。

第79页：掺杂二氧化硅BPSG的沉积

• 掺杂二氧化硅BPSG的沉积：PECVD或HDCVD法，快速热退火：使BPSG回流
• 二氧化硅抛光CMP：抛光后氧化层的厚度约8000Å
• 第九次光刻：光刻局部互连区（引线孔），局部互连区刻蚀

第80页：制作局部互连金属的步骤

• 制作局部互连金属的步骤
• 金属钛Ti的沉积：溅射Ti，作用：充当钨与二氧化硅的粘合剂

第81页：TiN沉积

TiN沉积：溅射TiN，与步骤1连续进行，不出工艺腔。

阻挡层金属TiN形成的工艺目的

阻挡后续沉积的金属钨的扩散，提高器件的可靠性

• 钨沉积：CVD法，钨的作用①比溅射铝有更好的孔填充，形成钨塞②具有良好的磨抛特性
• 钨磨抛

第82页：局部互连LI工艺－大马士革

局部互连LI工艺－大马士革

第83页：通孔1和金属塞1的形成

• 通孔1和金属塞1的形成
• 层间介质ILD（InterLayerDielectric）的作用：做为各层金属之间以及第一层金属与硅之间的绝缘介质材料以隔离各层金属、多晶硅或硅导电层。
• 制作通孔1的主要步骤

第84页：第一层层间介质ILD-1的沉积

• 第一层层间介质ILD-1的沉积：PECVD等方法
• ILD-1的CMP：抛光后氧化层的厚度约8000Å
• 第十次光刻：光刻通孔1，通孔1的刻蚀

第85页：制作金属塞1的主要步骤

制作金属塞1的主要步骤

金属塞的作用

完成金属线之间的电连接。

• Ti沉积：溅射Ti
• TiN沉积：在溅射Ti后不出工艺腔直接溅射TiN
• 钨沉积：CVD法
• 钨磨抛

第86页：钨互连LI和钨塞的SEM照片

钨互连LI和钨塞的SEM照片

第87页：金属1互连的形成

• 金属1互连的形成
• 制作金属1互连的步骤
• 金属钛阻挡层沉积：溅射Ti，此步Ti的作用①在钨塞与后续铝金属之间有良好的粘合②提高金属叠加结构的稳定性

第88页：沉积铝铜合金Al－Cu（1％）

• 沉积铝铜合金Al－Cu（1％）：溅射法
• 沉积氮化钛TiN：溅射法此步TiN作用：充当光刻中的抗反射层
• 第十一次光刻：光刻金属1，刻蚀金属1

第89页：金属1的SEM照片

金属1的SEM照片

第90页：通孔2和金属塞2的形成

• 通孔2和金属塞2的形成
• 制作通孔2的主要步骤
• ILD－2氧化硅的间隙填充：HDCVD法
• ILD－2氧化硅沉积：PECVD法
• ILD－2氧化硅抛光CMP
• 第十二次光刻：光刻通孔2，通孔2的刻蚀

第91页：制作金属塞2的主要步骤

• 制作金属塞2的主要步骤
• Ti的沉积：溅射法
• TiN沉积：在溅射Ti后不出工艺腔直接溅射TiN
• 钨沉积：CVD法
• 钨磨抛：CMP

第92页：金属2互连的形成

• 金属2互连的形成
• Ti沉积：溅射法
• 铝铜合金Al－Cu（1％）沉积：溅射法
• TiN沉积：溅射法
• 第十三次光刻：光刻金属2，刻蚀金属2

第93页：制作金属3直到制作压点及合金

• 制作金属3直到制作压点及合金
• 多次重复11和12完成金属3至金属5的形成工艺
• 沉积顶层二氧化硅和顶层氮化硅做为表面钝化复合介质

第二十次光刻

光刻压焊窗口

合金化

第94页：Full 0.18μm CMOS

Full 0.18μm CMOS Cross Section

第95页：AMD处理器剖面SEM照片

AMD处理器剖面SEM照片

第96页：参数测试

• 参数测试
• 探针台测试Prober

第97页：早期与现代CMOS工艺技术比较（一）

第98页：早期与现代CMOS工艺技术比较（二）

第99页：本章作业

1. 在早期基本的3.0μm CMOS IC工艺技术中，P阱的作用是什么？并描述LOCOS隔离原理。
2. 画出早期基本的3.0μm CMOS IC工艺技术1~5大步骤器件制作的版图及对应的剖面图。
3. 什么是浅槽隔离STI？（即简要描述浅槽隔离STI），它取代了什么工艺？