页数：29页文件大小：1.12 MB来源： 平板显示技术基础ppt课件
本课件为课程第6章，先铺垫本征半导体与杂质半导体、能带与费米能级、载流子与散射、电导现象与迁移率等半导体基础，再讲解MOS场效应晶体管与MIS结构，最后给出薄膜晶体管的工作原理、输出与转移特性曲线及参数提取方法。
本章讲解TFT的半导体基础、MOS场效应晶体管结构、薄膜晶体管工作原理与直流特性。主讲人：王丽娟，长春工业大学，2013年02月10日。
6.1 TFT的半导体基础包含四部分内容：
共价键中的电子受热激发成为自由电子，同时留下空穴，二者成对产生。
在半导体中有自由电子和空穴两种载流子，它们都能参与导电；在外电场方向上，电子移动方向与空穴移动方向相反。
图中标出导带底Ec、价带顶Ev、费米能级EF与本征费米能级Ei。
在半导体样品两端加电压，其内部则产生电场；载流子被电场所加速进行漂移运动，在半导体中引起一定电流，这就是电导现象。
空穴和电子的速度：vp＝μpE，vn＝μnE。
空穴和电子的电导率：σp＝qpμp，σn＝qnμn。
载流子在电场中的漂移速度：vd＝[(±q)τ／m*]E＝μE，表明漂移速度与外电场平行且成比例，比例系数称为载流子的迁移率。
晶体管分为双极型晶体管与场效应晶体管（JFET、MOSFET），TFT属场效应晶体管。p-MOSFET的构成：
MIS结构中栅压Vg变化引起的表面电荷变化：
MOSFET工作原理（关态）：当Vs＝0、Vd＜0、Vg＝0时，pn结反偏，源漏之间电流很小，器件处于关态；Vg＞0时电子积累，pn结仍反偏。
MOSFET工作原理（开态）：当Vs＝0、Vd＜0、Vg＜0时，表面空穴反型，两个pn区连在一起形成导电沟道，源漏之间电流很大，器件处于开态。
此外，MOSFET关态作用决定于pn结的反偏状态。
TFT与MOSFET在结构上同样具备栅、源、漏三个电极，差别在于TFT以玻璃等绝缘基板为衬底，沟道由沉积的半导体薄膜形成，而非单晶硅衬底上的扩散区。
说明：本页源文件提取到的文字较少，主体为结构对比图，差别要点已按图注与正文概括，建议对照原图核对。
非晶硅中有大量的缺陷，主要有四类：
非晶硅半导体的能态密度g(E)分布中，导带与价带内为扩展态，带尾及禁带中存在局域态；图中标出导带迁移率边EC、价带迁移率边EV、带尾态EA、EB与费米能级EF的位置。
a-Si:H TFT在VS＝0、VD＞0条件下的工作原理：栅压VG＜0时半导体层呈耗尽状态，VG＝0时接近本征状态，VG＞0时在绝缘层界面处积累电子形成导电沟道，源漏之间导通。
器件结构为glass／Gate／Insulator／a-Si:H／Source、Drain。
输出特性曲线分为两个工作区：
图中给出VGS1~VGS4四条栅压下的IDS-VDS曲线。
线性区（渐变沟道近似，Gradual channel approximation）：当VDS很小时，漏源之间存在贯穿全沟道的N型沟道；VDS增加时，栅极与漏极的电位差减少，接近漏极处沟道电荷逐渐减少。
电流方程：IDS＝μ·Cox·(W／L)·[(VGS－VTH)·VDS－VDS²／2]
当VDS＝Vsat时，漏极处沟道电荷为零，沟道开始夹断；VDS继续增大时，增加的电压降落在夹断区上，夹断区是已耗尽空穴的空间电荷区，对沟道电流没有贡献。
饱和区电流方程：IDS＝(W／2L)·μ·Cox·(VGS－VTH)²
转移特性曲线（Log IDS 对 VGS）按栅压由低到高可分为四个工作区：截止区、亚阈值区、饱和区、线性区。
图中分别给出VDS＝5V、10V、15V、20V时的曲线族。
利用饱和区的漏极电流公式，对转移特性曲线作IDS1/2~VGS曲线，对直线段进行拟合，从外推曲线的斜率可以提取迁移率μ和阈值电压VTH。
拟合式：IDS1/2＝A＋B·VGS，其中A＝－B·VTH，B＝√(W·Cox·μ／2L)，故 μ＝2LB²／(W·Cox)，VTH＝－A／B。
说明：源文件该页公式字符存在转换缺失，上述拟合关系按标准提取方法整理，建议对照原图核对。
亚阈值斜率（S）可从对数坐标下的转移特性曲线中提取：在对数坐标下对亚阈值区进行直线拟合，拟合直线斜率为B，亚阈值斜率S为直线斜率的倒数。
定义式：S＝dVGS／d(log IDS)，单位为V/dec。
TFT主要直流参数及其提取方式：
下载地址：{{downurl}}
{{{a}}}
{{#b}}{{{b}}}
{{/b}} {{/title}} {{#nolog}}登陆注册
{{/nolog}} {{#djsx}}点我刷新
{{/djsx}} {{#gocz}} {{/gocz}} {{#ffqr}} {{/ffqr}}