07 第七章 数字集成电路及其应用.pptx

第1页：数字集成电路及其应用

第七章数字集成电路及其应用§7.1数字电路基础§7.2集成逻辑门§7.3组合逻辑电路§7.4集成触发器§7.5时序逻辑电路

第2页：§7.1数字电路基础

• §7.1数字电路基础
• 7.1.1概述
• 7.1.2基本逻辑运算和逻辑门
• 7.1.3逻辑代数基本运算规则和基本定律
• 7.1.4逻辑函数的代数法化简及其变换

第3页：电子电路中的电信号模

7.1.1概述一、电子电路中的电信号模拟信号数字信号1、模拟信号随时间连续变化的信号正弦波信号t

第4页：处理模拟信号的电路称为模拟电路

处理模拟信号的电路称为模拟电路。如整流电路、放大电路等，注重研究的是输入信号和输出信号间的大小、相位等关系。•在模拟电路中，晶体管通常工作在放大区。

2数字信号时间和数值都是离散的脉冲信号:是一种跃变信号，并且持续时间短暂矩形脉冲t

第5页：脉冲信号正脉冲

脉冲信号正脉冲：脉冲跃变后的值比初始值高负脉冲：脉冲跃变后的值比初始值低0+3V0-3V正脉冲0+3V0-3V负脉冲高电平用逻辑1表示；低电平用逻辑0表示－－正逻辑；反之称为负逻辑。

第6页：相关参数脉冲幅值

相关参数脉冲幅值：脉冲信号变化的最大值，用A表示；脉冲宽度：正脉冲或负脉冲的持续时间，用tp表示；脉冲周期：周期性的脉冲信号相邻两个脉冲出现的时间间隔，用T表示；脉冲频率：周期性的脉冲信号每秒钟出现脉冲的次数，用f表示；

占空比：脉冲宽度与脉冲周期之比，用D表示。

第7页：处理数字信号的电路称为数字电路

处理数字信号的电路称为数字电路，它注重研究的是输入、输出信号之间的逻辑关系。在数字电路中，晶体管一般工作在截止区和饱和区，起开关的作用。逻辑关系：条件和结果之间的因果关系

第8页：数制与码制

二、数制与码制1、数制按进位规则进行计数称为进位计数制，简称数制。常用的数制有十进制(Decimal)、二进制(Binary)、八进制(Octal)、十六进制(Hexadecimal)。数字电路中广泛应用的是二进制。

优点：用电路的两个状态---开、关来表示二进制数，数码的存储和传输简单、可靠。缺点：位数较多，使用不便；不合人们的习惯，输入时将十进制转换成二进制，运算结果输出时再转换成十进制数。

第9页：数的一般表达方式十进制组成十进制数

数的一般表达方式十进制组成十进制数的有0～9十个符号，这些符号称为数码，超过9的数就必须用多位数来表示，其中低位和相邻高位之间的关系是“逢十进一”。

十进制数532.78可表示为532.78 =5×102+3×101+2×100+7×10-1+8×10-2

第10页：称为十进制数数位的位

这里的102、101、100、10-1、10-2称为十进制数数位的位权值，简称“权”。对于一个整数位数为n，小数位数为m的R进制正数N可以表示为：（权展开式）

第11页：n表示数N的整数部分的位数

其中：n表示数N的整数部分的位数；m表示数N的小数部分的位数；R称为基数，也称为进制或模（mod）；Ri为第i位数码的位权值，简称“权”；ai为数码，是R个数码（0,1,2,...,R-1）中的任意一个。

第12页：数字电路基础

(101.01)2(25.6)8(12D.23)16=1×22+0×21+1×20+0×2-1+1×2-2=2×81+5×80+6×8-1=1×162+2×161+13×160+2×16-1+3×16-2

第13页：2数制转换（１）将R进制数转换为十进

2数制转换（１）将R进制数转换为十进制数按权展开再相加即可

第14页：将十进制数转换为R进制１）整数部分转

• 将十进制数转换为R进制１）整数部分转换除基数取余法，逆序排列例：将
• 10转换为二进制数
• 10=

第15页：小数部分转换乘基数取整法

２）小数部分转换乘基数取整法，顺序排列例：将(0.375)10转换为二进制数(0.375)10=(0.011)2例：将（25.375）10转换为二进制数解：(25.375)10＝(11001.011)2

第16页：数字电路基础：转换二进制数

例：将(0.39)10转换二进制数0.39×2=0.78 a-1=00.78×2=1.56 a-2=10.56×2=1.12 a-3=10.12×2=0.24 a-4=00.24×2=0.48 a-5=00.48×2=0.96 a-6=00.96×2=1.92 a-7=10.92×2=1.84 a-8=1(0.39)10=(0.01100011)2其精度达到2-8=0.4%

第17页：二进制与八进制

（３）二进制与八进制、十六进制之间的转换(123.321)8=(001010011.011010001)2(A3.3F)16=(10100011.00111111)2(1010101001.0101111)2＝( )16(001011010110111.101011010)2=( )8(1011010110111.10101101)2=( )8(001010101001.01011110)2＝( )1613267.5322A9.5E

第18页：以十进制为桥梁

以十进制为桥梁，先将R进制数转化为十进制数，再将十进制数转化为S进制。转化时按前述原则即可。把转化为五进制，结果为？(4)任意两种数制之间的转换

第19页：2码制用文字

2码制用文字、符号或数码的组合来表示各个特定对象的过程，称为编码。在数字电路中通常用二进制数码0和1构成的代码来表示各有关对象（如十进制数、字符等）。电话号码汽车牌号

第20页：1位二进制数可以表示多少个“事物”

1位二进制数可以表示多少个“事物”？2个2位二进制数可以表示多少个“事物”？4个n位二进制数可以表示多少个“事物”？

2n个代码０１代码０００１１０１１代码０００…０１１１…１若需要编码的信息数量为N，则需要用的二进制位数n应满足什么条件？2n≥N

第21页：二－十进制编码（

二－十进制编码（Binary Coded Decimal简称BCD码)用二进制数码表示一位十进制数（0-9）代码的过程。24=10(0~9)+6(禁止出现，称为伪码）1位十进制数至少需要多少位二进制数来表示？4位

第22页：数字电路基础：循环码余

余3循环码余3码格雷码5121码2421码8421码十进制数0010001100000000000000000011001000001000100010001101110101001100100010001020101011000100011001100113010001110110011101000100411001000011110001011010151101100101011100110001106111110100100110111010111711101011110011101110100081010110011011111111110019常用的BCD代码

第23页：若要用BCD码表示n位十进制数

• 若要用BCD码表示n位十进制数，则需用n个BCD码来表示．表示时代码之间应有间隔。例如用8421BCD码表示
• 10，可写为
• 10=( )8421BCD反之，已知BCD码，可直接写成十进制数，如(0101 0110 1000 .1001)8421BCD=（）10568.90001 0110 1000 1001

第24页：7.1.2基本逻辑运算和逻辑门逻辑门电路

7.1.2基本逻辑运算和逻辑门逻辑门电路是数字电路中最基本的逻辑元件。所谓门就是一种开关，它能按照一定的条件去控制信号的通过或不通过。门电路的输入和输出之间存在一定的逻辑关系(因果关系)，所以门电路又称为逻辑门电路。

比如满足与逻辑关系的门电路就叫做与门。基本逻辑关系为“与”、“或”、“非”三种。

第25页：与门真值表

与门真值表：下表列出相关数据。

本表为课件图示真值表的还原，源文件仅提取到线性文本。

第26页：数字电路基础：逻辑符号

逻辑符号：&ABF逻辑表达式F=A·B·C有“0”出“0”，全“1”出“1”与门功能概括为：&ABFC一般形式：A·0=? A·1=? A·A=?A·0=0 A·1=A A·A=A

第27页：或门真值表

或门真值表：下表列出相关数据。

本表为课件图示真值表的还原，源文件仅提取到线性文本。

第28页：数字电路基础：逻辑符号

有“1”出“1”全“0”出“0”逻辑符号：ABF>1或门功能概括为：一般形式：A+0=? A+1=? A+A=?A+0=A A+1=1 A+A=A

第29页：根据输入波形画出输出

根据输入波形画出输出波形ABY1&ABY1>1ABY2Y2

第30页：非门真值表

非门真值表：下表列出相关数据。

本表为课件图示真值表的还原，源文件仅提取到线性文本。

第31页：复合逻辑运算和复合门“与”

四、复合逻辑运算和复合门“与”、“或”、“非”是三种基本的逻辑关系，任何其它的逻辑关系都可以以它们为基础表示。最常见的复合逻辑运算有：与非运算、或非运算、异或运算、同或运算

第32页：与非门真值表

与非门真值表：下表列出相关数据。

本表为课件图示真值表的还原，源文件仅提取到线性文本。

第33页：或非门真值表

或非门真值表：下表列出相关数据。

本表为课件图示真值表的还原，源文件仅提取到线性文本。

第34页：异或门真值表

异或门真值表：下表列出相关数据。

本表为课件图示真值表的还原，源文件仅提取到线性文本。

第35页：异或逻辑的运算规

异或逻辑的运算规则为0110AA10偶数个1“相异或”，结果为？奇数个1“相异或”，结果为？思考：01

第36页：数字电路基础：门电路同或运算

“同或”门电路同或运算：输入变量相同时输出为１；相异时输出为０.FBA100010001111状态表逻辑表达式：F=A⊙B=同或门逻辑符号：实现电路看书P210

第37页：同或逻辑的运算规则为

A⊙0=A⊙1=AA⊙A=0A⊙A=1同或逻辑的运算规则为0⊙0=10⊙1=01⊙0=01⊙1=1A⊙B⊙CA⊙B=

第38页：7.1.3逻辑代数基本运算规则和基本定律

7.1.3逻辑代数基本运算规则和基本定律逻辑代数（又称布尔代数），它是分析设计逻辑电路的数学工具。虽然它和普通代数一样也用字母表示变量，但变量的取值只有“0”，“1”两种，分别称为逻辑“0”和逻辑“1”。

这里“0”和“1”并不表示数量的大小，而是表示两种相互对立的逻辑状态。逻辑代数所表示的是逻辑关系，而不是数量关系。这是它与普通代数的本质区别。

第39页：1.逻辑代数基本运算规

1.逻辑代数基本运算规则:•逻辑代数运算法则自等律0-1律重叠律非非律互补律对应于三种基本逻辑关系，有三种基本逻辑运算逻辑乘、逻辑加和逻辑非。逻辑代数中其它的运算法则都是由这三种基本逻辑运算推导出来的。

第40页：2.逻辑代数基本定律交换律普通代数不

2.逻辑代数基本定律交换律普通代数不适用！证明:结合律分配律A+1=1A A=A.

第41页：反演律列状态表证明

110011111100反演律列状态表证明：AB00011011111001000000反演规则：将F中的“·”变成“+”，“+”变成“·”，“0”变成“1”，“1”变成“0”，原变量变成反变量，反变量变成原变量，则得到F的反函数。

如：F=AB+AB则F=(A+B)(A+B)

第42页：证明一证明二运用分配律吸收律(1)

• 证明一证明二运用分配律吸收律
• A+AB = A
• A(A+B)= A
• 冗余律

第43页：思考能否将AB=

思考能否将AB=AC，A+B=A+C，A+AB=A+AC这三个逻辑式化简为B=C？分析：设A=０，即使B≠C，AB=AC也成立结论在逻辑代数中，不存在除法、减法、移项运算。

第44页：7.1.4逻辑函数的代数法化简与变换一

7.1.4逻辑函数的代数法化简与变换一、逻辑函数的表达形式及其转换逻辑函数――输入与输出之间是一种确定的函数关系；即当输入变量的取值确定之后，输出变量的取值随之确定。

第45页：数字电路基础：逻辑状态真值表

(a)逻辑状态真值表：逻辑状态真值表，简称状态表或真值表。将全部自变量的所有取值组合与其相应的输出结果值列成一表，称为逻辑状态真值表。(b)逻辑表达式：用“与”“或”“非”等运算来表达逻辑函数的表达式。

(c)逻辑图：用以逻辑符号表示的基本逻辑元件实现逻辑函数功能的电路图称为逻辑图。(d)卡诺图：卡诺图就是与变量的最小项对应的按一定规则排列的方格图，每一小格填入一个最小项。

(e)波形图：由输入变量的所有可能取值组合的高、低电平及其对应的输出函数值的高、低电平所构成的图形。逻辑函数有5种表示方法：

第46页：常用表示方法转换——真值表转换为表达

• 常用表示方法转换——真值表转换为表达式
• 常采用与或表达式的形式；
• 在状态表中选出使函数值为1的变量组合；
• 变量值为1的写成原变量，为0的写成反变量，得到其值为1的乘积项组合。
• 将这些乘积项加起来（逻辑或）得到“与或”逻辑函数式。

第47页：与或表达式或与表达式与非与非表达式常

与或表达式或与表达式与非与非表达式常用的逻辑函数的表达形式

第48页：这些表达式反映的是同一逻辑关系

这些表达式反映的是同一逻辑关系，可以用若干门电路的组合来实现。在用门电路实现其逻辑关系时，究竟使用哪种表达式，要看使用哪种门电路。逻辑表达式－－逻辑图的转换

第49页：第七章数字集成电路及其应用

第七章数字集成电路及其应用49

第50页：逻辑函数的公式法化简最简的函数表达式

二、逻辑函数的公式法化简最简的函数表达式的标准：π表达式中所含项数量最少；π每项中所含变量个数最少。

第51页：利用逻辑代数基本运算规则和基本定律

• 利用逻辑代数基本运算规则和基本定律对逻辑函数进行化简和变换。
• 并项法
• 配项法?冗余定律

第52页：吸收法吸收A+AB=

（3）吸收法吸收A+AB=A

第53页：化简反演律冗余定律冗余定律

例：化简反演律冗余定律冗余定律

第54页：冗余定律

冗余定律

第55页：数字电路基础

例：化简

第56页：数字电路基础

例：化简

第57页：数字电路基础

例：化简

第58页：§7.2集成逻辑门与分立元件相比

§7.2集成逻辑门与分立元件相比，集成逻辑门具有速度快、可靠性高和微型化等优点，目前分立元件电路已被集成电路替代。在实际应用中，广泛使用的是TTL和CMOS集成电路。TTL与非门电路三态门使用集成门注意事项

第59页：与非门的内部结构

+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABCTTL与非门的内部结构F&ABC

第60页：TTL与非门的主要参数F&

TTL与非门的主要参数F&ABC1.电压传输特性2、输出高电平UOH,输出低电平UOL3、输入高电平UIH,输入低电平UIL4、抗干扰容限5、扇出系数6、工作速度(平均传输延迟时间)

第61页：集成电路对使用者来说是极为方便

集成电路对使用者来说是极为方便的，特别是中、大规模集成电路，使用者可以不必了解内部结构和工作原理，只要从手册中查出该电路的真值表、引脚功能图和电参数就能合理的使用该集成电路。

集成TTL与非门４输入２非门74LS202输入4与非门74LS00

第62页：三态门××0高阻

三态门××0高阻0011011 1101 1111 0×表示任意态逻辑状态表ABEY输出高阻功能表&YEBA逻辑符号EN

第63页：表示任意态逻辑状态表

××1高阻0001010 1100 1110 0×表示任意态逻辑状态表ABEY输出高阻功能表&YEBA逻辑符号EN

第64页：三态门应用

三态门应用：1、可实现用一条导线分时轮流传送多路信号。如图所示：“1”“0”“0”总线&A1B1E1&A2B2E2&A3B3E3A1B1

第65页：三态门应用

三态门应用：2、可实现数据的双向传输。总线&A0&EENENFPQE=1高阻态

第66页：三态门应用

三态门应用：2、可实现数据的双向传输。总线&A0&EENENFPQE=0高阻态

第67页：使用集成门注意事项1）74系列

使用集成门注意事项1）74系列。标准TTL系列。PCC=10mW，tPd=9ns2）74L系列。低功耗系列，PCC=1mW，tPd=33ns3）74H系列。高速系列。PCC=22mW，tPd=6ns4）74S系列。

肖特基（schottky）系列。PCC=109mW，tPd=3ns5）74LS系列。低功耗肖特基（schottky）系列。PCC=2mW，tPd=9ns74系列开头的是民用产品，54系列开头的是军用产品。TTL产品系列

第68页：电源要求电源电压有

电源要求电源电压有：额定电源电压和极限电源电压额定电源电压指正常工作时电源电压的允许大小：TTL电路为5±5％（54系列为5±10％）；

CMOS电路为3～15V（4000B系列为3～18V）极限电源电压指超过该电源电压器件将永久损坏：TTL电路为7V；4000系列CMOS电路为18V。

第69页：输入电压要求输入高电平电压应大于

输入电压要求输入高电平电压应大于UIHmin而小于电源电压；输入低电平应大于0而小于UILmax输入电平小于0或大于电源电压将有可能损坏集成电路。输出负载要求除OC门和三态门外普通门电路输出不能并联；否则可能烧坏器件。

门电路的输出带同类门的个数不得超过扇出系数，否则可能造成状态不稳定；在速度高时带负载数尽可能少。

第70页：多余输入端的处理与非门的多余输入端应

多余输入端的处理与非门的多余输入端应接高电平，或非门的多余输入端应接低电平，以保证正常的逻辑功能。

1)与非门的不用输入端的处理AB&悬空AB&2)或非门的不用输入端的处理≥1ABAB&＋VCC≥1AB

第71页：§7.3组合逻辑电路在数字系统中

§7.3组合逻辑电路在数字系统中，可将逻辑电路按逻辑功能划分为组合逻辑电路和时序逻辑电路两大类。

组合逻辑电路（Combinational Logic Circuit）是指该电路在任一时刻的输出稳定状态，仅取决于该时刻的输入信号，而与输入信号作用之前电路所处的状态无关。

从电路结构上看，组合逻辑电路仅由门电路组成，电路中无记忆元件，输入与输出之间无反馈。

第72页：组合逻辑电路的分析组合逻辑电路的设计

组合逻辑电路的分析组合逻辑电路的设计常用中规模组合逻辑电路及其应用主要内容

第73页：7.3.1组合逻辑电路的分析

• 7.3.1组合逻辑电路的分析
• 由逻辑图写出输出端的逻辑表达式
• 运用逻辑代数化简或变换
• 列逻辑状态表
• 分析逻辑功能分析步骤：已知逻辑电路确定逻辑功能

第74页：2.分析举例例

2.分析举例例：分析图中所示电路的逻辑功能。AB&&&&F（1）由输入变量A、B开始，按顺序写出各逻辑门的输出，可以得到该电路的逻辑表达式。解：

第75页：运用逻辑代数基本定律进行化简或变换（

• 运用逻辑代数基本定律进行化简或变换
• 根据表达式列出真值表FBA0 000 11 01 1110
• 说明电路的逻辑功能当A、B相异时，输出为1，相同时，输出为0。是异或逻辑关系。

第76页：分析图中所示电路的逻辑功能

例:分析图中所示电路的逻辑功能。AB&&F&11解：（1）根据已知逻辑电路图写出逻辑表达式

第77页：运用逻辑代数基本定律进行化简或变换（

• 运用逻辑代数基本定律进行化简或变换
• 根据表达式列出真值表FBA0 010 11 01 1001
• 说明电路的逻辑功能当A、B相同时，输出为1，相异时，输出为0。是同或逻辑关系。

第78页：如图所示电路

例：如图所示电路，试写出其输出S、G的逻辑表达式，并说明这是什么电路？

第79页：根据逻辑电路图写输出表达式并化简G=

解：1、根据逻辑电路图写输出表达式并化简G=AB+BC+AC2、列出真值表GSCBA0000001100010101011001001101011001111111

第80页：判断电路功能这是一个1位二进制全加器

3、判断电路功能这是一个1位二进制全加器，A、B是被加数和加数，C是低位来的进位，S是本位的和，G是向高位发出的进位。

第81页：实现二进制加法运算的电路进位如

加法器:实现二进制加法运算的电路进位如：000011+10101010不考虑低位来的进位半加器实现要考虑低位来的进位全加器实现二进制：0，1两个数码，“逢二进一”。

第82页：AB两个输入表示两个同位相加的数两个

AB两个输入表示两个同位相加的数两个输出SC表示本位的和表示向高位的进位半加器：半加：实现两个一位二进制数相加，不考虑来自低位的进位。

输入Ai表示两个同位相加的数BiCi-1表示低位来的进位全加：实现两个一位二进制数相加，且考虑来自低位的进位。全加器：

第83页：加法器1位全加器逻辑符号

加法器1位全加器逻辑符号74LS183P213

第84页：7.3.2组合逻辑电路的设计根据逻辑功能

• 7.3.2组合逻辑电路的设计根据逻辑功能要求逻辑电路设计
• 由逻辑要求，列出逻辑状态表
• 由逻辑状态表写出逻辑表达式
• 化简和变换逻辑表达式
• 画出逻辑图设计步骤如下

第85页：某工厂有

例1:某工厂有A、B、C三个车间和一个自备电站，站内有两台发电机G1和G2。G1的容量是G2的两倍。如果一个车间开工，只需G2运行即可满足要求；如果两个车间开工，只需G1运行；如果三个车间同时开工，则G1和G2均需运行。

试画出控制G1和G2运行的逻辑图。设：A、B、C分别表示三个车间的开工状态：开工为“1”，不开工为“0”；G1和G2运行为“1”，不运行为“0”。(1)根据逻辑要求列状态表首先假设逻辑变量取“0”、“1”的含义。

第86页：如果一个车间开工

逻辑要求：如果一个车间开工，只需G2运行即可满足要求；如果两个车间开工，只需G1运行；如果三个车间同时开工，则G1和G2均需运行。

开工“1”不开工“0”运行“1”不运行“0”01110010100011011 0 10 0 10 1 00 1 11 0 01 1 01 1 10 0 0A B CG1G2

第87页：由状态表写出逻辑表达式(3)化简逻辑

• 由状态表写出逻辑表达式
• 化简逻辑式可得：1 0 10 0 10 1 00 1 11 0 01 1 01 1 10 0 001110010A B CG1G2100011011、在状态表上找出输出为1的行；2、将这一行中所有自变量写成乘积项，当变量的真值为“1”时写为原变量，当变量的真值为“0”时写为原变量的反变量；3、将所有乘积项逻辑加，便得到逻辑函数表达式。

第88页：用“与非”门构成逻辑电路AB&

(4)用“与非”门构成逻辑电路AB&&&&G1C

第89页：组合逻辑电路

ABG2C&&&&&

第90页：设计三人表决电路（

例2：设计三人表决电路（A、B、C）。每人一个按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。

首先确定逻辑变量取0、1的含义：A、B、C分别表示三人按键的状态，键按下时为“1”，不按时为“0”。F表示指示灯的亮灭，灯亮为“1”，不亮为“0”。逻辑要求：两个人（包括两个人）以上同意，指示灯亮。

011100101 0 10 0 10 1 00 1 11 0 01 1 01 1 10 0 0A B CF(1)根据逻辑要求列状态表

第91页：由状态表写出逻辑式(3)

• 由状态表写出逻辑式
• 化简逻辑式可得
• 用与非门实现逻辑函数

第92页：组合逻辑电路：画电路图

&&&&ABCF(5)画电路图

第93页：旅客列车分特快

旅客列车分特快、直快和普快，并依此为优先通行次序。某站在同一时间只能有一趟列车从车站开出，即只能给出一个开车信号。试画出满足上述要求的逻辑电路（用与非门实现）。

设A、B、C分别代表特快、直快、普快，开车信号分别为YA、YB、YC。进站出站直快普快特快思考：

第94页：根据逻辑要求写出状态表

解：1、根据逻辑要求写出状态表A、B、C 1—出站0—不出站YA、YB、YC1—亮0—灭YCYBYACBA0000001001000100100101100010010011010010110011112、写逻辑表达式

第95页：化简逻辑表达式并转换

3、化简逻辑表达式并转换4、画出逻辑电路图

第96页：7.3.3常用中规模组合逻辑电路及其应用

7.3.3常用中规模组合逻辑电路及其应用数据选择器加法器编码器译码器

第97页：数据选择器在数字电路中

数据选择器在数字电路中，当需要进行远距离多路数字传输时，为了减少传输线的数目，发送端常通过一条公共传输线，用多路选择器分时发送数据到接收端，接收端利用多路分配器分时将数据分配给各路接收端，其原理如图所示。

使能端数据选择器数据分配器发送端接收端IYD0D1D2D3SA1A0传输线A0A1D0D1D2D3S数据选择控制数据分配控制

第98页：四选一数据选择器常用的MSI数据选择

1）四选一数据选择器常用的MSI数据选择器(Multiplexer,简称MUX)有四选一数据选择器、八选一数据选择器输入数据输出数据使能端D0D1D2D3WEA1A0选择控制端

第99页：组合逻辑电路：数据选择器

4选1数据选择器74LS153四选一MUX的功能表使能选通输出EA0A1W10000001100110D3D2D1D0××ED0D1D2D3A0A1WMUX逻辑符号

第100页：4选1数据选择器输出逻辑函数

4选1数据选择器输出逻辑函数74LS153逻辑电路图

第101页：八选一数据选择器

2）八选一数据选择器ENWMUXA0A1A2D0D1D2D3D4D5D6D7逻辑符号1 0 10 0 10 1 00 1 11 0 01 1 01 1 10 0 0D0D1D2D3D4D5D6D7×××0100000000功能表

第102页：组合逻辑电路：选择器禁止工作

• EN=1时，选择器禁止工作W=0；
• EN=0时，选择器工作1 0 10 0 10 1 00 1 11 0 01 1 01 1 10 0 0D0D1D2D3D4D5D6D7×××0100000000功能表

第103页：数据选择器的应用１）对多路数据进行选

数据选择器的应用１）对多路数据进行选择２）实现逻辑函数

第104页：用四选一数据选择器

• 例、用四选一数据选择器，实现函数解：将F与Y比较，令A1＝A，A0＝B，Y＝F
• 写出４选１数据选择器的输出函数等式左右相等，可推出D1=D2=1D0=D3=0
• 接线图

第105页：用８选１数据选择器实现（1）写出８选

• 用８选１数据选择器实现
• 写出８选１数据选择器的输出函数
• 将F转换为与或表达式将F与Y比较，令A2=A，A1=B，A0=C，F=Y例：分别用8选１数据选择器和4选１数据选择器实现逻辑函数F=A⊕B⊕C解

第106页：等式左右相等

等式左右相等，可推出D1=D2=D4=D7=1D0=D3=D5=D6=0（3）接线图

第107页：用４选１数据选择器实现（1）写出４选

• 用４选１数据选择器实现
• 写出４选１数据选择器的输出函数
• 将F转换为与或表达式将F与Y比较，令A1= A，A0= B，F=Y等式左右两边相等得

第108页：组合逻辑电路

(３)接线图

第109页：编码器在数字系统中为了区分一系列不同

编码器在数字系统中为了区分一系列不同的事物，总是将每个事物用二进制代码表示，这种用二进制代码表示某种信息的过程称为编码。实现编码功能的电路称为编码器。编码器的逻辑功能：把输入的高、低电平信号编成一个对应的二进制代码。

第110页：编码器功能示意图高低电平二进制代码

编码器功能示意图高低电平二进制代码n个信号m位二进制代码满足条件：n≤2m普通优先二进制二－十进制

第111页：组合逻辑电路：优先编码器

74LS148优先编码器74LS147优先编码器16 15 14 13 12 11 10 91 2 3 4 5 6 7 874LS4147P216

第112页：译码器译码是编码的反过程

译码器译码是编码的反过程，它是将代码的组合译成一个特定的输出信号。译码器代码高低电平分类:二进制译码器，又称为n-2n线译码器二－十进制译码器显示译码器P218

第113页：组合逻辑电路

译码器74LS139P217

第114页：图中所示为7段字符显示器

图中所示为7段字符显示器。它由7个条形发光二极管构成，另外有一个点形LED显示小数点。连接方式有共阴极连接和共阳极连接。对于共阴极连接，阳极为高电平地那个字段发亮，将发亮字段组合起来便可以显示0～9十个数字。

对于共阳极连接，阴极为低电平的那个字段发亮。

第115页：七段显示译码器的设计七段显示译码器

七段显示译码器的设计七段显示译码器的输入是BCD码，输出为a～g，用来驱动七段显示器。所以应该设计成8421BCD码4－7线译码器，其框图如下。

第116页：共阴极LED真值表

共阴极LED真值表如下：

第117页：显示译码器

显示译码器74LS49P219

第118页：§7.4集成触发器触发器

§7.4集成触发器触发器（Flip Flop）：能够存储一个“0”或“1”的基本存储单元电路。FQQ一个或多个输入触发器的框图Q端的状态代表触发器的状态Q=1时称触发器处于”1”态Q=0时称触发器处于”0”态

第119页：两个基本特点

两个基本特点：1、一定的输入信号可以使触发器置于“0”态或“1”态；2、去掉输入信号以后，触发器的状态能长期保存，直至有新的输入信号使其改变状态为止。

FQQ一个或多个输入按功能分类：R-S触发器、J-K触发器、D触发器、T触发器等。我们在学习过程中，只需了解各种触发器的基本工作原理，但要重点掌握它们的逻辑功能，以便能正确的使用它们。

第120页：基本RS触发器两互补输出端两输入端&

一、基本RS触发器两互补输出端两输入端&QQ.G1&.G2SDRD反馈线与非门

第121页：触发器输出与输入的逻

触发器输出与输入的逻辑关系1001设触发器原态为“1”态。翻转为“0”态(1)SD=1，RD=01010&QQ.G1&.G2SDRD

第122页：集成触发器：触发器保持

设原态为“0”态1001110触发器保持“0”态不变复位端0结论:不论触发器原来为何种状态，当SD=1，RD=0时，将使触发器置“0”或称为复位。&QQ.G1&.G2SDRD

第123页：集成触发器

01设原态为“0”态011100翻转为“1”态(2)SD=0，RD=1&QQ.G1&.G2SDRD

第124页：集成触发器：触发器保持

设原态为“1”态0110001触发器保持“1”态不变置位端1结论:不论触发器原来为何种状态，当SD=0，RD=1时，将使触发器置“1”或称为置位。&QQ.G1&.G2SDRD

第125页：集成触发器

11设原态为“0”态010011保持为“0”态(3)SD=1，RD=1&QQ.G1&.G2SDRD

第126页：集成触发器：触发器保持

设原态为“1”态1110001触发器保持“1”态不变1当SD=1，RD=1时，触发器保持原来的状态，即触发器具有保持、记忆功能。&QQ.G1&.G2SDRD

第127页：集成触发器：禁止加该信号

1100(4)SD=0，RD=0&QQ.G1&.G2SDRD禁止加该信号

第128页：低电平有效逻辑符号

低电平有效逻辑符号QQSDRD基本R－S触发器状态表SDRDQn+11 0 0置00 1 1置11 1 Qn保持0 0不确定（应禁止）功能现在状态（现态）Qn:电路在某个考查瞬间时所处的状态。

下一状态（次态）Qn+1:电路在考查瞬间时的输入组合作用下，将要达到的那个新的状态，即下一个考查瞬间时所处的状态。

第129页：钟控RS触发器基本R-S触发器控制电

二、钟控RS触发器基本R-S触发器控制电路时钟脉冲

第130页：用于预置触发器的初始

.&G1&G2.SDRDQQ&G4SR&G3CSD，RD用于预置触发器的初始状态。工作过程中应处于高电平，对电路工作状态无影响。SDRDQ1 0 00 1 111

第131页：输入状态不起作用

当C=0时011R，S输入状态不起作用。基本R-S触发器状态不变.&G1&G2.SDRDQQ&G4SR&G3C被封锁被封锁

第132页：当C= 1时1打开触发器状态

当C= 1时1打开触发器状态由R，S输入状态决定。11打开触发器的翻转时刻受C控制（C高电平时翻转），而触发器的状态由R，S的状态决定。.&G1&G2.SDRDQQ&G4SR&G3C

第133页：触发器保持原态触发器

当C= 1时1打开(1)S=0,R=00011触发器保持原态触发器状态由R，S输入状态决定。11打开.&G1&G2.SDRDQQ&G4SR&G3C

第134页：集成触发器：触发器置

1101010(2)S= 0,R= 1触发器置“0”11.&G1&G2.SDRDQQ&G4SR&G3C

第135页：集成触发器：触发器置

1010101(3)S=1,R= 011.&G1&G2.SDRDQQ&G4SR&G3C触发器置“1”

第136页：集成触发器：禁止加该信号

1110011(4)S=1,R= 1.&G1&G2.SDRDQQ&G4SR&G3C禁止加该信号

第137页：集成触发器：逻辑状态表

Qn+1SRQn00001110禁止11逻辑状态表Qn—时钟到来前触发器的状态Qn+1—时钟到来后触发器的状态C高电平时触发器状态由R、S确定

第138页：保证三个触发器同时动作

保证三个触发器同时动作

第139页：画出钟控R－S触发器的输出波形

C例：画出钟控R－S触发器的输出波形RDSRQQn+1SRQn00001110禁止11逻辑状态表空翻现象：在一个时钟脉冲期间触发器翻转一次以上。SD1

第140页：触发方式

• 触发方式：是指触发器在时钟脉冲的什么阶段才有可能接受输入信号，来改变状态。主要有两种触发方式：电位触发方式边沿触发方式在约定钟控信号电平（CP=1或CP=0）期间，触发器接受输入信号，并根据输入信号来改变状态。而在非约定钟控信号期间，不论信号如何变化，都不影响输出。
• 触发器仅在CP某一约定跳变到来时，才接受信号
• 在CP=0和CP=1时，输入信号的变化不会引起触发器输出状态的变化。CP

第141页：JK触发器状态表逻辑符号边沿触发(保

三、JK触发器状态表逻辑符号边沿触发(保持功能)(置“0”功能)(置“1”功能)(计数功能)SD、RD为直接置1、置0端，不受时钟控制，低电平有效，触发器工作时SD、RD应接高电平。

第142页：J－K触发器工作波形图举例

J－K触发器工作波形图举例0CPJKQ置1置0翻转翻转设触发器的初始状态Q=0下降沿触发

第143页：CPD(J)KQ设触发器的初始状态

CPD(J)KQ设触发器的初始状态Q=0上升沿触发

第144页：集成触发器：触发器逻辑符号

四、D触发器逻辑符号Qn+1D0011逻辑状态表五、T触发器Qn+1TQn0Qn1逻辑状态表逻辑符号

第145页：时钟CP及输入信号D的波形如图所示

例:时钟CP及输入信号D的波形如图所示,试画出各触发器输出端Q的波形,设各输出端Q的初始状态=0.

第146页：逻辑状态表上升沿触发

CPDQ1Qn+1D0011逻辑状态表上升沿触发

第147页：逻辑状态表下降沿触发

CPDQ2Qn+1D0011逻辑状态表下降沿触发

第148页：集成触发器：消除抖动电路

消除抖动电路QSDRD＋VCCSRKSRQSDRDQ1 0 0置00 1 1置11 1不变保持功能触发器应用举例

第149页：集成触发器：管脚排列图

74LS175管脚排列图16 15 14 13 12 11 10 91 2 3 4 5 6 7 874LS175VccQ1GNDD1D2Q2CPQ3D3D4Q4CP D Qn+1011100×↑↑×74LS175逻辑状态表10

第150页：集成触发器：四人抢答电路

CLR四人抢答电路4×300ΩLEDC1Q1Q&G174LS175S14×1MΩ+5VS2S3S4&G3&G2+5V8Ω3DG10010KΩC1D2D3D4D2Q4Q4Q3Q3Q2Q工作原理：抢答前清“0”0000截止0

第151页：集成触发器：抢答开始

4×300ΩLEDCRD1Q1Q&G174LS175S14×1MΩ+5VS2S3S4&G3&G2+5V8Ω3DG10010KΩC1D2D3D4D2Q4Q4Q3Q3Q2Q抢答开始，若S1先被按下，1D=“1”1000亮01导通响0封锁各触发器状态保持不变。

第152页：§7.5时序逻辑电路

§7.5时序逻辑电路组合逻辑电路：任一时刻的输出仅取决于该时刻的输入，而与过去的输入输出无关。时序逻辑电路：任一时刻的输出不仅取决于该时刻的输入，而与过去的状态有关。数字逻辑电路根据其工作特点和结构的不同可分为两大类：

第153页：组合电路存储电路

CPqk·q1···········x1xnz1zmw1wP输入X输出Z}组合电路存储电路}时序电路的结构框图外部输出或外部状态内部状态或内部信号各触发器的激励信号

第154页：7.5.1寄存器寄存器是数字系统常用的逻

7.5.1寄存器寄存器是数字系统常用的逻辑部件，它用来存放数码或指令等。它由触发器和门电路组成。一个触发器只能存放一位二进制数，存放n位二进制时，要n个触发器。按功能分数码寄存器移位寄存器

第155页：仅有寄存数码的功能

仅有寄存数码的功能。

数码寄存器：清零寄存指令00001101寄存数码1101RD..QDF0d0.Q.DF1d1.d2Q.DF2QDF3d3&Q0&Q1&Q2&Q3触发器状态不变取数指令1101

第156页：不仅能寄存数码

不仅能寄存数码，还有移位的功能。所谓移位，就是每来一个移位脉冲，寄存器中所寄存的数据就向左或向右顺序移动一位。按移位方式分类单向移位寄存器双向移位寄存器移位寄存器：寄存器左移(a)寄存器右移(b)寄存器双向移位(c)

第157页：时序逻辑电路：移位脉冲

1001移位脉冲2341001000000

第158页：7.5.2计数器计数器是数字电路和计算机

7.5.2计数器计数器是数字电路和计算机中广泛应用的一种逻辑部件，可累计输入脉冲的个数，可用于定时、分频、时序控制等。

0000计数器CPQ1Q0Q2Q30001001000110100010101100111100010011010101111001101111011110000二进制计数器

第159页：时序逻辑电路：十进制计数器

0000计数器CPQ1Q0Q2Q30001001000110100010101100111100010010000十进制计数器0000计数器CPQ1Q0Q2Q30001001000110100010101100111＊＊＊＊0000Ｎ进制计数器

第160页：时序逻辑电路：加法计数器

0000计数器CPQ1Q0Q2Q30001001000110100010101100000加法计数器0000计数器CPQ1Q0Q2Q30110减法计数器010101000011001000010000

第161页：触发器触发器触发器触发器

触发器触发器触发器触发器Q3Q2Q1Q0CP触发器触发器触发器触发器Q3Q2Q1Q0CP异步计数器同步计数器

第162页：分类加法计数器减法计数器可逆计数器(

分类加法计数器减法计数器可逆计数器(按计数功能)异步计数器同步计数器(按计数脉冲引入方式)二进制计数器十进制计数器N进制计数器(按计数制)

第163页：分析用稳态触发器构成的时序电路（计数

计数器一、分析用稳态触发器构成的时序电路（计数器）如：JK触发器、D触发器二、用各种类型的中规模集成计数器构成任意进制计数器会分析会设计

第164页：首先判断是同步还是异步

分析步骤：1）首先判断是同步还是异步；2）根据所给电路图写出各触发器输入端的逻辑表达式；3）根据逻辑表达式和触发器的逻辑功能，列写逻辑状态转换表。由初始状态分析，直至初始状态再次出现为止；

4）说明计数器的功能，即是几进制数。一、用双稳态触发器构成的计数器

第165页：分析电路是几进制计数器

分析图示电路是几进制计数器。解：1）各级触发器的时钟来源不同，除第一级时钟脉冲输入端由外加计数脉冲控制外，其余各级时钟脉冲输入端与前一级的输出端相连。各触发器动作时刻不一致，是异步计数器。例如：

第166页：根据所给电路图写出各触发器输入端的逻

2）根据所给电路图写出各触发器输入端的逻辑表达式J2=K2= 1J1=K1= 1J0=K0= 13）根据逻辑表达式和触发器的逻辑功能，列写逻辑状态转换表注意各触发器的动作时刻每来一个计数脉冲，Q０输出翻转一次；

当Q０由１变０时，Q１输出翻转一次；当Q１由１变０时，Q2输出翻转一次。

第167页：时序逻辑电路

J2K2J1K1J0K00 0 01 11 11 10 0 10 0 11 11 11 10 1 00 1 01 11 11 10 1 10 1 11 11 11 11 0 01 0 01 11 11 11 0 11 0 11 11 11 11 1 01 1 01 11 11 11 1 11 1 11 11 11 10 0 01 11 11 10 0 10 0 0

第168页：2分频4分频8分频每个触发器翻转的时

2分频4分频8分频每个触发器翻转的时间有先后，与计数脉冲不同步C12345678Q0Q1Q2

第169页：时序逻辑电路：状态转移图

0 0 01 0 00 1 10 0 10 1 01 0１1１01１１4）状态转移图5)综上分析，该电路为异步八进制（加法）计数器。

第170页：分析电路是几进制计数器

分析图示电路是几进制计数器。例：解：1）由图可见是一个同步计数器，CP下降沿触发。2）列写输入端的逻辑表达式：J2= K2= Q1Q0J1= K1= Q0J0= K0= 1

第171页：时序逻辑电路：翻转一次

Q0：来一个CP，翻转一次；Q1：当Q0＝1时，翻转一次；Q2：只有当Q1Q0＝1时，翻转一次。

第172页：时序逻辑电路：初态控制端次态

CP Q2nQ1nQ0nJ2K2J1K1J0K0Q2n+1Q1n+1Q0n+1Q1Q0Q1Q0Q0Q0初态控制端次态0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 00 0 0 0 1 10 0 1 1 1 10 0 0 0 1 11 1 1 1 1 10 0 0 0 1 10 0 1 1 1 10 0 0 0 1 11 1 1 1 1 1123456783）列写状态转换表，分析其状态转换过程。

11

第173页：时序逻辑电路：状态转移图

0 0 01 0 00 1 10 0 10 1 01 0１1１01１１４）状态转移图５）综上分析，该电路为同步八进制（加法）计数器。

第174页：CP同时加到触发器F0和F2的脉冲输

1）CP同时加到触发器F0和F2的脉冲输入端，而F1的脉冲输入端与Q0相连，因而是异步计数器。分析图示电路是几进制计数器。

例：解：2）写出输入端的逻辑表达式J2= Q1Q0，K2＝1J1= K1＝1J0= Q2，K0＝13）列写状态转换表，分析其状态转换过程

第175页：时序逻辑电路：初态控制端次态

CP Q2nQ1nQ0nJ2K2J1K1J0K0Q2n+1Q1n+1Q0n+1初态控制端次态Q1Q0Q21111123450 0 00 0 10 1 00 1 11 0 00 1 1 1 1 10 1 1 1 1 10 1 1 1 1 11 1 1 1 1 10 1 1 1 0 10 0 10 1 00 1 11 0 00 0 04）检验其能否自动启动？

另有三种状态111、110、101是否在计数循环内，如果这些状态经若干个时钟脉冲能够进入计数循环，称为能够自行启动。

1 1 11 1 1 1 0 10 0 01 1 00 1 1 1 0 10 1 01 0 10 1 1 1 0 10 1 0

第176页：可以自动启动

结论：经检验，可以自动启动。0 0 01 0 00 1 10 0 10 1 01 011 1 01 1 15）状态转换图6）综上分析，上图电路为异步五进制（加法）计数器。

第177页：时序逻辑电路：十进制计数器

二-五-十进制计数器74LS90四位同步二进制计数器74LS161二、用中规模集成计数器构成任意进制计数电路

第178页：四位同步二进制加法计数器

四位同步二进制加法计数器74LS161简化符号

第179页：时序逻辑电路：不管有无

1）只要CR＝0，不管有无CP及其他输入端的状态如何，计数器被直接置“0”，即Q3Q2Q1Q0=0000。异步清零：若，即输入低电平，不管其他输入端如何，触发器的输出全部为0，说明的优先级别最高。清零和时钟脉冲CP无关。

（也称直接清零）

第180页：在CR=1的条件下

2）在CR=1的条件下，当LD=0时,电路处于置数状态。在CP↑的作用下,D3D2D1D0端所加的数据d3d2d1d0被并行送到计数器的Q3Q2Q1Q0端，使Q3Q2Q1Q0= d3d2d1d0。

置数操作必须有CP的上升沿相配合，称为同步置数。

第181页：时序逻辑电路：的条件下

3）在CR=LD=1的条件下，当T=P=1时，电路实现计数功能，计数器的模值M=16，Q3Q2Q1Q0从0000计到1111。当计数器计到1111时，进位输出端CO输出为1，其他状态时CO输出为0。

第182页：时序逻辑电路：的条件下

4）在CR=LD＝1的条件下，只要P、T两端有一端为“0”，电路就不计数而进入保持状态。但注意，如果T＝0，则进位输出端CO也为“0”。

第183页：如何用模值为N的中规模计数器构成模值

如何用模值为N的中规模计数器构成模值为M的计数器？N>MN<M

第184页：反馈置“0”法（反馈复位法）利用计数

（1）反馈置“0”法（反馈复位法）利用计数器的复位端（清零端）构成任意进制计数器。

在一个大模值计数器的基础上，根据所要设计的计数器的模值M，从触发器的输出端引出状态反馈去控制计数器的复位端（清零端），强迫计数器停止当前计数并清零，以实现计数值从0到M-1的M进制计数器。

74LS161CPQ1Q0Q2Q3PCOTLDCR

第185页：构成十六以内的任意进

0000000100100011010001010110011110001001101010111100用一片74LS161构成十六以内的任意进制计数器例：用74LS161构成十二进制计数器M

第186页：只是一个非常短暂的瞬

注意：1100只是一个非常短暂的瞬态，它只起到置零的作用，应忽略它的状态输出。

利用置零法组成任意进制计数器的方法：根据所要实现计数器的模值M，求出置零条件，置零条件等于模值M中为1的位所对应的各触发器输出端Q通过一定的逻辑关系与清零端相连，如果是低电平置零，采用与非逻辑，高电平置零采用与逻辑。

第187页：反馈置数法（或置位法

(2)反馈置数法（或置位法，同步置数法）置数法是通过给计数器重复置入某个数值的方法跳过MMAX－M个状态，从而得到模M计数器。方法一：利用计数器的输出代码进行反馈置数

第188页：时序逻辑电路

0000000100100011010001010110011110001001101010110000M-11&1

第189页：时序逻辑电路

Q0Q1Q2Q374LS161LDPTCPD0D1D2D3CO111000100110101011110011011110111100000001001000111000&11

第190页：利用计数器的进位输出

1010001000101011001111000100110101011110011011110111116-M方法二：利用计数器的进位输出信号Co进行反馈置数Q0Q1Q2Q374LS161LDPTCPD0D1D2D3CO11

第191页：时序逻辑电路：十进制计数器

S92→Q374LS90→CP1S91R01R02Q2Q1Q0CP0二－五－十进制计数器74LS90功能简述：当S91=S92=1时，置位；当R01=R02=1时复位，都为高有效。CP0和Q0构成2进制计数器；

CP1和Q3、Q2、Q1构成5进制计数器。

第192页：时序逻辑电路：进制计数器首先

S92→Q374LS90(1)→CP1S91R01R02Q2Q1Q0CP0例：用74LS90构成7进制计数器首先，将74LS90接成8421BCD码十进制计数器0000000100100011010001010110011110001001CP&M=7

第193页：采用置零法组成模

• 例试用74LS90采用置零法组成模M=12计数器。解法一：将两片十进制计数器进行级连构成M=100计数器，在此基础上采用置零法组成M=12计数器12=（0001 0010）8421BCD
• &
• →Q3S9274LS90
• →CP1S91R01R02Q2Q1Q0CP0S92→Q374LS90
• →CP1S91R01R02Q2Q1Q0CPCP0

第194页：将一片构成M=2计数器

• 解法二：将一片构成M=2计数器，将另一片构成M=6计数器在此基础上级连组成M=12计数器→Q3S9274LS90
• →CP1S91R01R02Q2Q1Q0CP0S92→Q374LS90
• →CP1S91R01R02Q2Q1Q0CPCP0例试用74LS90采用置零法组成模M=12计数器。&