页数：187页文件大小：3.32 MB来源： 医学电子学ppt课件
本课件讲解脉冲与数字逻辑电路，先介绍脉冲波形与主要参数、RC分压微分与限幅钳位电路、三极管反相器，再展开脉冲整形与鉴别、基本逻辑门电路、各类双稳态触发器，最后介绍计数器、译码显示与模数数模转换。
第四章 脉冲与数字逻辑电路章标题页，标示本章内容与学习主线。
第四章内容目录：
模拟信号：图示正弦波信号与锯齿波信号的波形 u(t)。
研究模拟信号时，注重电路输入、输出信号间的大小、相位关系。相应的电子电路就是模拟电路，包括交直流放大器、滤波器、信号发生器等。在模拟电路中，晶体管一般工作在放大状态。
数字信号：产品数量的统计、数字表盘的读数等离散量，其信号波形在时间和幅度上都是离散的。
研究数字电路时注重电路输出、输入间的逻辑关系，因此不能采用模拟电路的分析方法。主要的分析工具是逻辑代数，电路的功能用真值表、逻辑表达式或波形图表示。在数字电路中，三极管工作在开关状态下，即工作在饱和状态或截止状态。
在近代电子设备中，按照信号形式的不同通常将电路分为两大类：模拟电路与数字电路。数字电路区别于模拟电路的主要特点之一是工作信号是离散的脉冲信号，最常用的脉冲信号是方波（矩形波）。如何产生方波以及对不理想的方波如何整形，是本章讨论的重点。
常见波形：尖脉冲、方波、矩形脉冲、梯形脉冲。
三、脉冲的主要参数：
脉冲频率：脉冲周期 T 的倒数，f = 1/T，表示单位时间内脉冲重复的次数。占空系数 tw/T：周期性脉冲宽度与脉冲周期的比值。
四、RC分压电路
⒈ 预备知识：RC 的充电过程中电容电压与电流按指数规律变化；RC 的放电过程中电容两端的电压 UC 和放电电流 i 都从各自的最大值（E 和 E/R）按指数规律衰减，最后到零，τ 处为 0.63E。
⒉ RC 分压电路：由 R1、R2 与 Co 构成，输入 um 跳变时输出 uo 出现相应的前沿尖峰后按指数规律变化。
波形的改善：Cj 合适时输出波形的起始值 UO 等于终止值，或两段电路的时间常数相同；Cj 过小或过大都会使输出波形失真。
五、脉冲的微分：由 R、C 构成，输出 uo 只是反映输入电压 ui 的突变部分，对于输入电压的恒定部分输出为零。
六、计数率计电路——泵电路：由 D1、D2、R、C1、C 构成。当输入 ui 由零上跳变到 Um 时导通充电，每秒充电电量为 nq；当输入由 Um 下跳变到零时截止，通过 D2、R 放电。达到平衡且 nRC1 ≪ 1 时，输出电压和每秒输入的脉冲数成正比。
改进电路：当输入 ui 由零上跳变到 Um 时三极管导通、电容 C1 充电，每个脉冲转移的电量为 C1Um；假设每秒输入的脉冲数为 n，则电容 C 每秒的充电电量为 nC1Um。
六、削波、限幅与钳位
⒈ 削波电路：将不需要的负脉冲削去，由二极管 D 与电阻 R 构成。
⒉ 限幅电路：实现将幅度过大的脉冲削成平顶的波形，将顶部不平稳的脉冲削成平顶的波形。由 R 与电源 E 及二极管构成。
双向限幅电路：由 D1、D2 与 V1、V2 构成，可同时限制正负两个方向的幅度。
⒉ 钳位电路：当脉冲宽度大于微分电路的时间常数时，输出波形与输入波形保持对应的变化。
当脉冲宽度远小于微分电路的时间常数时，输出波形有一平顶下降 Δ，在负跳变处输出波形将有与平顶下降同样大的反冲。
钳位电路波形：标出 tw、T 与平顶下降 Δ，输出在 Um 与 −Um 之间变化并存在 Δ 的跌落。
⒉ 钳位电路：将输出信号的零电平固定在一定的电平线上，图示由二极管构成的底部钳位器及其输入输出波形。
一、三极管的开关特性：当 Ib > Ibs 时三极管进入饱和区，UCE ≈ 0.3V；当 Ib ≤ 0 时晶体管工作在截止区；中间为放大区。
在开关电路中三极管工作点的移动范围很大，在输入信号 ui 控制下 Q 能从截止区经放大区到达饱和区或反之，是一种大信号运用状态。
二、反相器：由 Rc、R1（以及 R2、−Eb、加速电容 C）构成，输入 ui 与输出 uo 波形相反，输出低电平约为 0.3V。
满足三极管可靠截止的条件是 Ube < 0；满足三极管可靠饱和的条件是 Ib > Ibs，其中 Ibs = Ec/(βRc)。
正脉冲延时电路：由 R1、RB、Rc 与电容 C 构成，输出 uo 相对于输入 ui 产生延时 T。
§4.3 脉冲的整形与鉴别
一、二极管幅度鉴别电路：由 R、C、D1、D2、RW 与 −E 构成，通过调节 RW 可把电平钳制在任意的负电平上，实现削波与钳位。
二、施密特触发器：由 R1、R2、Re、Rc1、Rc2、T1、T2 构成。Ui = 0 时 T1 截止、T2 饱和；Ui 上升到上限阈值电平 UT+ 时翻转为 T1 饱和、T2 截止；下降到下限阈值电平 UT− 时又翻回，具有两种稳态。
电压传输特性：横轴 ui、纵轴 uo，UT− 与 UT+ 之间构成回差，上方为 T1 截止 T2 饱和，下方为 T1 饱和 T2 截止。
集成运放组成的施密特触发器：实际上是一个具有正反馈的电压比较器，由 R1、R2 把输出 uf 正反馈到同相端。
假设在起始状态 ui < uf、uo = +UOH；随着 ui 的增加，当其增加到 U1 时放大器进入线性放大区，由于电路的开环增益大于 1，电路将迅速转入另一个状态 uo = −UOH；由于 UO 的降低，Uf 也迅速降低。
电压传输特性：标出上触发电平、下触发电平与回差电压 ΔU = UT+ − UT−，输出在 +UOH 与 −UOH 之间跳变。
施密特触发器的应用：
脉冲波形的整形：输入中幅度大于 U1 的脉冲被整形为幅度一致的矩形脉冲输出，小于 U1 的被消除。
脉冲幅度鉴别：输入信号与噪声叠加时，设置鉴别电平 u1 可只保留有用信号脉冲、消除噪声脉冲。此外还可用于电压比较。
逻辑变量只有真（1）与假（0）两种取值，通过逻辑运算实现。
在数字电路中要研究电路输入输出之间的逻辑关系，所以数字电路又称逻辑电路，相应的研究工具是逻辑代数（布尔代数）。逻辑函数的变量只能取两个值（二值变量），即 0 和 1，中间值没有意义；这里的 0 和 1 只表示两个对立的逻辑状态，如电位的高低、开关的开合等。
门电路是用以实现逻辑关系的电子电路，与基本逻辑关系相对应，门电路主要有与门、或门、与非门、或非门、异或门等。在数字电路中一般用高电平代表 1、低电平代表 0，即所谓正逻辑系统。
（1）与门：A、B 条件都具备时事件 F 才发生，图示串联开关电路与逻辑符号。
F = A·B（逻辑乘法、逻辑与）
| A | B | F |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |
二极管与门：由 D1、D2 与 +12V 电源构成，设二极管的饱和压降为 0.3 伏。
（2）或门：A、B 只有一个条件具备时事件 F 就发生，图示并联开关电路与逻辑符号。
F = A + B（逻辑加法、逻辑或）
| A | B | F |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 1 |
二极管或门：由 D1、D2 与 −12V 电源构成。
（3）非门：A 条件具备时事件 F 不发生；A 不具备时事件 F 发生，图示电路与逻辑符号。
逻辑非、逻辑反
| A | F |
|---|---|
| 0 | 1 |
| 1 | 0 |
三极管非门：由 R1、R2、D 与 +12V、+3V 电源构成，D 为嵌位二极管，三极管的饱和压降假设为 0.3V。
（4）几种常用的逻辑关系：逻辑"与"、"或"、"非"是三种基本的逻辑关系，任何其它的逻辑关系都可以以它们为基础表示。
分立元件门电路的缺点：
与分立元件电路相比，集成电路具有体积小、可靠性高、速度快的特点，而且输入输出电平匹配，所以早已广泛采用。根据电路内部的结构，可分为 DTL、TTL、HTL、MOS 管集成门电路等。
⒈ TTL 与非门的基本原理：内部结构由 +5V 电源与 R1～R5、T1～T5 构成，T1 为多发射极输入管。
1. 任一输入为低电平（0.3V）时：b1 电位约 1V，不足以让 T2、T5 导通（三个 PN 结导通需 2.1V），输出为高电平。
输出高电平：uo = 5 − uR2 − ube3 − ube4 ≈ 3.4V，即输出高电平。
2. 输入全为高电平（3.4V）时：T1 各发射结全反偏，b1 电位被钳在 2.1V，T2、T5 全导通，T3、T4 截止。
输入全为高电平时 T5 饱和，uF = 0.3V，即输出低电平。
⒉ MOS 型集成门电路
MOS 型集成门电路的类型：PMOS、CMOS、NMOS。CMOS 电路由 NMOS 管与 PMOS 管互补构成，接 UCC。
MOS 反相器：由 RDS 与 MOS 管构成，负载线上 ui = "1" 时 uo = "0"，ui = "0" 时 uo = "1"。
工作原理：ui = 0 时 T2 截止，ugs2 = −UCC 使 T1 导通，u0 = "1"。
工作原理：ui = 1 时 T2 导通、T1 截止，u0 = "0"。
2.5.2 CMOS 电路的优点：
1、逻辑电平——逻辑 0 和逻辑 1 的输出电平和允许输入电平：0 值的电平必须低于最高允许输入电平，1 值的电平必须高于最低允许输入电平，最高和最低电平之间的差值称为逻辑摆幅。供电电源电压越高摆幅越大、抗干扰能力越强，但延迟时间也越长，导致运算速度变慢。
2、输入电流和输入阻抗特性
| 名称及符号 | 含义 |
|---|---|
| 输入低电平电流 IiL | 输入为低电平时流入输入端的电流，−1.4mA |
| 输入高电平电流 IiH | 输入为高电平时流入输入端的电流，几十 μA |
| 输入阻抗 | 双极型门电路低，MOS 门电路高 |
3、输出电流和输出阻抗特性：门电路输出为逻辑 0 时吸收负载电流（拉电流），输出为逻辑 1 时向负载提供电流（灌电流）。双极型门电路最大输出电流约为数毫安，MOS 门电路最大输出电流不到 1 毫安。双极型门电路输出逻辑 0 时输出电阻约为 10～20Ω，输出逻辑 1 时比输出逻辑 0 时大 10 倍；MOS 门电路输出电阻约为数千欧。
TTL 门电路的开关时间为数纳秒，MOS 门电路的开关时间小于 1 微秒。
说明：
触发器
按功能分类：R-S 触发器、D 型触发器、JK 触发器、T 型触发器等。
一、RS 触发器：由两个与非门 a、b 交叉反馈构成，有两个输入端和两个输出端。
RS 触发器的逻辑符号：标出置位端、复位端与 Q、Q̄ 两个输出端。
若原状态为 1：在与非门 a、b 的交叉反馈作用下，输出保持原状态。
若原状态为 0：在与非门 a、b 的交叉反馈作用下，输出保持原状态。
若原状态为 1：加入控制负脉冲后输出仍保持原状态。
若原状态为 0：加入控制负脉冲后输出变为 1。
若原状态为 1：加入控制负脉冲后输出变为 0。
若原状态为 0：加入控制负脉冲后输出保持原状态。
当两个控制端同时为 0 时输出全是 1，但当同时变为 1 时，翻转快的门输出变为 0，另一个不得翻转，状态不定。
基本触发器的功能表：本页原图以表格形式列出各输入组合对应的输出状态，建议对照原课件图片补充具体取值。
总结：
基本 RS 触发器的工作波形：置位、复位负脉冲分别作用时 Q 与 Q̄ 的波形变化。
为协调各触发器的动作，加时钟脉冲信号 CP。电路由 c、d 两个门构成控制级，a、b 构成基本触发器，R、S 为输入控制端。
CP = 0 时，控制门 c、d 输出为 1，触发器保持原态。
CP = 1 时，控制门 c、d 打开，R、S 信号经反相后送入基本触发器。
RS 触发器的功能表：本页原图以表格形式列出 CP、R、S 与输出状态的对应关系，建议对照原课件图片补充具体取值。
时钟控制 RS 触发器的逻辑符号：标出 R、S、C（CP）输入端与 Q 输出端。
例：画出 RS 触发器的输出波形。要注意 Set 与 Reset 同时作用会使输出全为 1，CP 撤去后状态不定。
计数电路：来一个时钟脉冲翻转一次叫计数器，由 CP 控制的基本 RS 触发器构成。
工作原理：假设 Q = 0，来一个时钟脉冲即翻转一次，实现计数功能。
存在的问题：
二、主从式触发器：由 F主 与 F从 两个结构同 RS 触发器的电路构成，经反相时钟控制，F主 和 F从 不能同时工作。
工作原理：CP = 1 时 F主 打开、F从 关闭，主触发器的状态由输入端 R、S 的状态决定，触发器输出状态不变。
工作原理：CP = 0 时 F主 关闭、F从 打开，主触发器的输出送入 F从，触发器输出状态随之改变。
主从触发器的逻辑符号：标出 RD、SD、C、Q，在 CP 边沿处翻转（负沿处翻转）。
主从 RS 触发器完整电路：由 F主、F从 与 CP 反相器构成。
时序图：输出 Q 在 CP 下降沿处翻转。
三、JK 触发器：JK 触发器有两个输入控制端 J、K，它的功能最完善。
JK 触发器的功能：J = K = 0 时，输入门被封锁，触发器保持原态。
J = K = 1 时，CP 脉冲触发后触发器状态与原来相反（计数状态）。
J = 1、K = 0 时，分两种情况讨论：Qn = 0 时，CP 触发后 Qn+1 = 1。
J = 1、K = 0 且 Qn = 1 时，F主 被封锁保持原态，Qn+1 = 1。
J = 1、K = 0 时，无论触发器原来状态如何，当 CP 脉冲触发后，触发器输出为 1 状态。
同样原理：J = 0、K = 1 时，CP 脉冲触发后 Qn+1 = 0。
JK 触发器不存在不定状态，逻辑功能比 RS 触发器完善。图中给出功能表与逻辑符号（C、K、J、Q）。
时序图：给出 CP、K、J、Q 的波形，J→Q 在 T 期间保持、在计数方式下翻转。
四、D 触发器：在基本触发器基础上增加 c、d 两个控制门与 D 输入端，由 CP 控制。
CP = 0 时，a、b 门被堵塞，输出保持原态。
CP = 1 时，a、b 门被打开，输出由 D 决定：若 D = 0，输出置 0。
CP = 1 时，a、b 门被打开，输出由 D 决定：若 D = 1，输出置 1。
D 触发器的功能表与逻辑符号：标出 RD、SD、D、C 与 Q 端。
例：画出 D 触发器的输出波形，给出 CP 与 D 的波形，Q 在 CP 上升沿跟随 D。
五、T 和 T′ 触发器
T′ 触发器：在计数脉冲的作用下，触发器的状态随着计数脉冲的输入而改变。
六、触发器逻辑功能的转换
1. JK 触发器转换成 D 触发器：在 JK 触发器前加一级反相器，把 D 与 D̄ 分别接到 J、K 端。
2. JK 触发器转换成 T 触发器：把 T 同时接到 J 端与 K 端即可。
3. D 触发器转换成 T′ 触发器：把 Q̄ 端反馈接到 D 端，每来一个 CP 脉冲翻转一次。
一、数制
一个十进制数 N 可以表示成按权展开的形式。若在数字电路中采用十进制，必须要有十个电路状态与十个记数码相对应，这样将在技术上带来许多困难，而且很不经济。
各位分别表示 2⁰ 位数、2¹ 位数……
（1001)B = 1×2³ + 0×2² + 0×2¹ + 1×2⁰ = (9)D。
优缺点：用电路的两个状态（开关）来表示二进制数，数码的存储和传输简单、可靠；但位数较多，使用不便，不合人们的习惯，输入时需将十进制转换成二进制，运算结果输出时再转换成十进制数。
十进制与二进制之间的转换，可以用二除十进制数，余数是二进制数的第 0 位（K0），然后依次用二除所得的商，余数依次是 K1、K2……
转换过程：(25)D 逐次除以 2：25 余 1（K0）、12 余 0（K1）、6 余 0（K2）、3 余 1（K3）、1 余 1（K4），故 (25)D = (11001)B。
BCD —— Binary-Coded-Decimal，即二—十进制码。
在 BCD 码中，十进制数 (N)D 与二进制编码 (K3K2K1K0)B 的关系可以表示为 (N)D = W3K3 + W2K2 + W1K1 + W0K0，W3~W0 为二进制各位的权重，所谓的 8421 码就是指各位的权重是 8、4、2、1。
二进制数自然码与 8421 码的对照表：
| 十进制数 | 二进制自然码 | 8421码 |
|---|---|---|
| 0 | 0000 | 0000 |
| 1 | 0001 | 0001 |
| 2 | 0010 | 0010 |
| 3 | 0011 | 0011 |
| 4 | 0100 | 0100 |
| 5 | 0101 | 0101 |
| 6 | 0110 | 0110 |
| 7 | 0111 | 0111 |
| 8 | 1000 | 1000 |
| 9 | 1001 | 1001 |
| 10 | 1010 | 0001 0000 |
| 11 | 1011 | 0001 0001 |
| 12 | 1100 | 0001 0010 |
| 13 | 1101 | 0001 0011 |
| 14 | 1110 | 0001 0100 |
| 15 | 1111 | 0001 0101 |
说明：原页为编码对照表图片，部分编码在文字提取时缺失，表中按 8421 码标准编码补全。
脉冲的计数和显示
㈠ 计数器的功能和分类
㈡ 二进制计数器
二进制的加法法则：0 + 1 得 1，1 + 1 得 0 并向高位进 1，二进制加法计数器必须满足上述法则。
例：四位二进制异步加法计数器，由 F0～F3 四个 JK 触发器构成。二进制加法计数器必须满足：每输入一个计数脉冲触发器就翻转一次；当低位触发器由 1 态变为 0 态时，输出一个进位信号加到高位触发器的计数输入端。
注意：各触发器均在 CP 的下降沿翻转。计数之前在各触发器的置 0 端加一负脉冲，使所有触发器全部处于 0 态。图中给出 1～16 个 CP 脉冲下 Q0～Q3 的波形。
四位二进制加法计数器的计数状态表：
| CP 脉冲数 | Q3 Q2 Q1 Q0 | 对应十进制数 |
|---|---|---|
| 0 | 0000 | 0 |
| 1 | 0001 | 1 |
| 2 | 0010 | 2 |
| 3 | 0011 | 3 |
| 4 | 0100 | 4 |
| 5 | 0101 | 5 |
| 6 | 0110 | 6 |
| 7 | 0111 | 7 |
| 8 | 1000 | 8 |
| 9 | 1001 | 9 |
| 10 | 1010 | 10 |
| 11 | 1011 | 11 |
| 12 | 1100 | 12 |
| 13 | 1101 | 13 |
| 14 | 1110 | 14 |
| 15 | 1111 | 15 |
| 16 | 0000 | 16（回到 0） |
⒉ 异步二进制减法计数器
二进制的减法法则：1 − 1 得 0，0 − 1 得 1 并向高位借 1。减法计数器必须满足：每减一次数，最低位的触发器翻转一次；触发器由 0 态变为 1 态时，要产生一个阶跃输出作为借位信号。
四位异步二进制减法计数器电路：由 F0～F3 四个 JK 触发器构成，标出借位输出端。
减法计数器时序图：给出 1～16 个 CP 脉冲下 Q0～Q3 的波形变化。
减法计数器的计数状态表：本页原图以表格形式列出各 CP 脉冲对应的 Q3Q2Q1Q0 与十进制数，建议对照原课件图片补充具体取值。
异步二进制计数器的特点：计数脉冲只输入最低位触发器，其他各位触发器由相邻低位触发器输出脉冲的下降沿来触发。
四位同步二进制加法计数器：由 F0～F3 与两个与门构成，各位触发器翻转的条件与控制逻辑表达式为 F0：J0 = K0 = 1；F1：J1 = K1 = Q0；F2：J2 = K2 = Q0Q1；F3：J3 = K3 = Q0Q1Q2。
⑶ 同步二进制可逆计数器：由 F0～F3 与加减控制端 X 构成，X = 1 为加计数，X = 0 为减计数。
㈢ 十进制计数器
在十进制数中每一位都可能是 0～9 十个数码中的任意一个；从 0 开始计数，遇到 9 + 1 时这一位就要回到 0 并向高位进 1，即"逢十进一"。对十进制计数器的基本要求：每一位有十个状态分别表示 0～9；计数时能在十个状态之间依次转换，并能给出"逢十进一"的进位信号。
十进制计数器所用的编码对照表：
| 十进制数 | 二进制自然码 | 8421码 |
|---|---|---|
| 0 | 0000 | 0000 |
| 1 | 0001 | 0001 |
| 2 | 0010 | 0010 |
| 3 | 0011 | 0011 |
| 4 | 0100 | 0100 |
| 5 | 0101 | 0101 |
| 6 | 0110 | 0110 |
| 7 | 0111 | 0111 |
| 8 | 1000 | 1000 |
| 9 | 1001 | 1001 |
| 10 | 1010 | 0001 0000 |
| 11 | 1011 | 0001 0001 |
| 12 | 1100 | 0001 0010 |
| 13 | 1101 | 0001 0011 |
| 14 | 1110 | 0001 0100 |
| 15 | 1111 | 0001 0101 |
说明：原页为编码对照表图片，部分编码在文字提取时缺失，表中按 8421 码标准编码补全。
十进制计数器电路：由四位二进制加法计数器与 G1～G4 反馈门构成，含 RD 置零端、进位脉冲与计数脉冲输入端。
十进制计数器波形：给出 1～16 个 CP 脉冲下 Q0～Q3 的波形，第 10 个脉冲后回到 0000 并产生进位。
数码显示
⒈ LED 显示器：LED 显示块是由发光二极管显示字段的显示器件。常见类型有辉光数码管、荧光数码管、液晶数码管、半导体数码管。
本页主要为 LED 显示电路图，源文件仅提取到「+5V」字样，图示发光二极管与电源的连接关系，建议对照原课件图片补充本页要点说明。
本页主要为 LED 显示块接法示意图，源文件仅提取到多个「+5V」字样，应为共阴极或共阳极驱动电路，建议对照原课件图片补充本页要点说明。
⒉ 译码器
译码器的输入是一组二进制代码，输出是一组高低电平信号。
2-4 线译码器 74LS139 的内部线路：由四个与门构成，标出输入控制端 A1、A0 与输出端。
74LS139 的功能表：本页原图以表格形式列出输入与输出的对应关系，表中"—"表示低电平有效，建议对照原课件图片补充具体取值。
74LS139 管脚图：一片 139 中含两个 2-4 译码器，分别占用两组管脚。
（2）显示译码器
在数字系统中，常常需要将运算结果用人们习惯的十进制显示出来，这就要用到显示译码器：输入为二—十进制编码，输出驱动显示器件。
显示器件：常用的是七段显示器件，由 a、b、c、d、e、f、g 七个发光段组成。
显示器件：常用的是七段显示器件。图中给出各字型对应的段选通组合，如 0 对应 1111110、1 对应 0110000、2 对应 1101101 等，完整编码建议对照原课件图片补充。
显示译码器 74LS49 的管脚图：标出 A、B、C、D 的 BCD 输入端，a～g 七段输出端，Ucc、GND 与消隐控制端 BI。
功能表（简表）：输入为 D～A 与消隐端 BI，输出为 a～g。BI = 1 时输出 0000000 消隐；BI = 0 时按 8421 码译码显示字型。完整的功能表请参考相应的参考书。
74LS49 与七段显示器件的连接：BCD 输入经译码后驱动 a～g 各段。74LS49 是集电极开路输出，必须接上拉电阻。
§4.7 数模和模数转换
数/模与模/数变换器是计算机与外部设备的重要接口，也是数字测量和数字控制系统的重要部件。
一、D/A 变换器
由于构成数字代码的每一位都有一定的"权"，因此为了将数字量转换成模拟量，必须将每一位代码按其"权"转换成相应的模拟量，然后再将代表各位的模拟量相加，即可得到与该数字量成正比的模拟量，这就是构成 D/A 变换器的基本思想。
⒈ 权电阻 D/A 变换器：由电子模拟开关、权电阻求和网络、运算放大器和基准电源等部分组成。图中 R、R/2、R/4、R/8 构成权电阻，RF 为反馈电阻，R = 80k，另有 5k 电阻。
电子模拟开关（S0−S3）由电子器件构成，其动作受二进制数 D0−D3 控制。当 Dk = 1 时，相应的开关 Sk 接到位置 1，将基准电源 UR 经电阻 Rk 引起的电流接到运算放大器的虚地点（如图中 S0、S1）；当 Dk = 0 时，开关 Sk 接到位置 0，将相应电流直接接地而不进运放（如图中 S2、S3）。
电子模拟开关的简化原理电路：当 D = 1 时 T2 管饱和导通、T1 管截止，S 与 a 点通；当 D = 0 时 T1 管饱和导通、T2 管截止，S 被接地。前者相当于开关 S 接到"1"端，后者相当于接到"0"端。
根据反相比例运算公式可得：uo = −URRFR(…)·(D3/2⁰ + D2/2¹ + D1/2² + D0/2³)。显然，输出模拟电压的大小直接与输入二进制数的大小成正比，从而实现了数字量到模拟量的转换。
⒉ T 形解码网络 D/A 变换器（以 4 位为例）：由于解码网络的电路结构和参数匹配，使得图中 D、C、B、A 四点的电位逐位减半。和权电阻网络相比，T 形解码网络中电阻的类型少，只有 R、2R 两种，电路构成比较方便。
UD = UR，UC = UR/2，UB = UR/4，UA = UR/8，因此每个 2R 支路中的电流也逐位减半。
I = I3 + I2 + I1 + I0 = UR/(16R)·(8D3 + 4D2 + 2D1 + 1D0)，uo = −URRF/(16R)·(8D3 + 4D2 + 2D1 + 1D0)。
⒊ D/A 变换器的主要技术指标：
二、A/D 变换器
A/D 变换器的任务是将模拟量转换成数字量，它是模拟信号和数字仪器的接口。根据其性能不同，类型也比较多。
⒈ 并联比较型：电路由分压器、比较器和编码器三部分组成。这种 A/D 变换器的优点是转换速度快，缺点是所需比较器数目多，位数越多矛盾越突出。
比较器输入与编码器输出的逻辑状态关系表：本页原图以表格形式列出 ux 各区间对应的比较器输出与 D2D1D0 编码，建议对照原课件图片补充具体取值。
⒉ 逐次逼近型：其工作原理可用天平秤重作比喻。若有四个砝码共重 15 克，重量分别为 8、4、2、1 克，设待秤重量 Wx = 13 克，称量步骤如下：
| 步骤 | 砝码重 | 暂时结果 | 结论 |
|---|---|---|---|
| 第一次 | 8 克 | 8 克 | 砝码总重 < Wx，故保留 |
| 第二次 | 加 4 克 | 12 克 | 砝码总重仍 < Wx，故保留 |
| 第三次 | 加 2 克 | 12 克 | 砝码总重 > Wx，故撤除 |
| 第四次 | 加 1 克 | 13 克 | 砝码总重 = Wx，故保留 |
原理框图：由 D/A 变换器、电压比较器、控制逻辑、数码寄存器与移位寄存器构成。ux（待转换的模拟电压）与 uo 比较，由控制逻辑决定"1"状态是否保留，含清 0、置数与移位命令。
⒊ A/D 变换器的主要技术指标：
第四章结束页（END），标示本份课件内容结束。
复习：输出特性的截止区——此区域中 IB = 0，IC = ICEO，UBE < 死区电压。
复习：一、输入特性（UCE ≥ 1V）——工作压降硅管 UBE ≈ 0.6~0.7V，锗管 UBE ≈ 0.2~0.3V；死区电压硅管 0.5V，锗管 0.2V。图中给出 UCE = 0V 与 UCE = 0.5V 的曲线。
复习：三、运放工作在线性区时的特点——Kd 越大运放的线性范围越小，必须在输出与输入之间加负反馈才能扩大输入信号的线性范围。例：若 UOM = 12V，Ao = 10⁶，则 |ui| < 12μV 时运放处于线性区。
复习：若 ui 从反相端输入，当 ui < UR 时 uo = +Uom，当 ui > UR 时 uo = −Uom，图示传输特性。
反相加法运算电路：由 R11、R12、RF 与 RP 构成，i11 + i12 = iF，实现对两路输入信号的反相求和。
下载地址：{{downurl}}
{{{a}}}
{{#b}}{{{b}}}
{{/b}} {{/title}} {{#nolog}}登陆注册
{{/nolog}} {{#djsx}}点我刷新
{{/djsx}} {{#gocz}} {{/gocz}} {{#ffqr}} {{/ffqr}}