05 第04章 组合逻辑电路.pptx

第1页：第四章 组合逻辑电路

第四章组合逻辑电路

第2页：组合电路特点功能上

• 组合电路特点功能上：结构上：输出仅与该时刻的输入有关。由门电路组成。数字逻辑电路组合逻辑电路时序逻辑电路主要内容
• 组合电路的分析、设计方法。
• 常用集成组合逻辑电路。由小规模集成电路组成由中规模集成电路组成

第3页：组合逻辑电路的竞争与险象学习要求

第一节组合电路的分析方法第二节组合电路的设计方法第三节常用集成组合逻辑电路第四节组合逻辑电路的竞争与险象学习要求

第4页：化简与真值表

• 任务：2.目的：3.方法：§1组合电路的分析方法确定已知逻辑图的逻辑功能。
• 写表达式；
• 化简变换；
• 列真值表；
• 功能描述。
• 了解电路功能
• 改进电路设计逻辑电路功能描述可用表达式、卡诺图、真值表等多种方法，这里特指用概括的文字进行功能描述。

第5页：例：P82M解

例：P82M解:⑴写表达式CNPQR

第6页：组合电路的分析方法

例：MCNPQR

第7页：真值表

真值表A B CF0 0 0 00 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1功能描述：三变量判奇电路电路改进：=1ABF=1C返回F＝∑m(1,2,4,7)

第8页：真值表与化简

任务

根据功能要求，设计逻辑电路

方法

列真值表，写表达式，化简变换，画逻辑图

举例

三变量表决器射击游戏操作码形成器血型“输送—接受”列真值表时要进行逻辑变量假设

第9页：根据题意列出逻辑状态表（真值表）

例：设计三人表决电路（A、B、C）。每人一个按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。1.逻辑假设。三个按键A、B、C按下时为“1”，不按时为“0”。输出量为F，多数赞成时是“1”，否则是“0”。2.根据题意列出逻辑状态表（真值表）。

第10页：逻辑状态表F＝∑m(3,5,6,7)

逻辑状态表F＝∑m(3,5,6,7)

第11页：画出卡诺图

ABC0001111001ABACBC3.画出卡诺图：F＝∑m(3,5,6,7)

第12页：根据逻辑表达式画出逻辑图

4.根据逻辑表达式画出逻辑图。&1&&ABCF

第13页：ABCF若用与非门实现返回

&&&&ABCF若用与非门实现返回

第14页：常用集成组合电路返回（自学）

全加器编码器译码器数据选择器数据比较器奇偶校验器§3常用集成组合电路返回（自学）

第15页：设计一位全加器步骤

解：设：an---加数；bn---被加数；cn-1---低位的进位；sn---本位和；cn---进位。2.设计一位全加器步骤：真值表，表达式，化简变换，逻辑图1.半加：不考虑从低位来的进位全加：相加过程中，既考虑加数、被加数又考虑低位的进位位。一、全加器

第16页：

第17页：加法器

逻辑图anbncn-1sncn∑逻辑符号anbnsn&=1·=1cn-1&≥1cn

第18页：加法器

C0= A0B0+ (A0⊕B0)C-1= G0+ P0C-1C1= G1+ P1C0= G1+ P1G0+P1P0C-1C2= G2+ P2C1= G2+ P2G1+P2P1G0+P2P1P0C-1C3= G3+ P3C2= G3+ P3G2+ P3P2G1+P3P2P1G0+P3P2P1P0C-13.多位加法器串行进位加法器—速度低超前进位加法器—速度高可见，Ci仅与Gi、Pi有关，即只与被加数、加数有关，可并行产生。

超前进位产生器Ci= (Ai⊕Bi)Ci-1+ AiBi=Gi+ PiCi-1PiGi进位传输项进位产生项

第19页：74LS283

符号：Cn－1Cn（1片）（4片）74LS283

第20页：全加器

4 .集成全加器及应用集成双全加器T694 , 74LS1834位全加器T6924位超前全加器T693,74LS283,CD4008超前进位产生器T698, 74LS1824位算术逻辑单元/函数发生器T697, 74LS181（16功能）8功能ALU 74LS381

第21页：例1求解过程

应用例1：8421BCD码转换成余3码分析：8421BCD＋0011→余3码P口→BCD码，Q口→0011，Ci＝0输出口（和）→余3码8注意高低位顺序

第22页：BCD码与按权展开

2位8421BCD码按权展开:D= D18×80+D14×40+D12×20+D11×10 +D08×8+D04×4+D02×2+D01×1↓↓↓↓64+16 32+8 16+4 8+2= D18×64+D14×32 +（D18+D12）×16 +（D14+ D11+D08）×8+（D12+D04）×4 +（D11+D02）×2 +D01×1=D18×26+D14×25+（D18+D12）×24+（D14+ D11+D08）×23+（D12+D04）×22+（D11+D02）×21+D01×20例2：(P94)用全加器74LS283实现：2位8421BCD码D=(D18D14D12D11，D08D04D02D01)向二进制码（B码)的转换。

高位低位分析：一个2位十进制数（最大为99），用二进制（B码）表示需7位，即B＝B6B5B4B3B2B1B0

第23页：加法器

D=D18×26+D14×25+（D18+D12）×24+（D14+ D11+D08）×23+（D12+D04）×22+（D11+D02）×21+D01×20B＝B6B5B4B3B2B1B0＝B6×26+B5×25+B4×24+B3×23+B2×22+B1×21+B0×20D01D11D02D12D04D11D08D12D14D18D14D18+）B0B1B2B3’B4’B3B4B5B6

第24页：加法器

D01D11D02D12D04D11D08D12D14D18D14D18+）B0B1B2B3’B4’B3B4B5B6加法器分配：74LS283为4位二进制加法器，故需要2片全加器。具体分配如上图，蓝圈运算用一片，红圈运算用一片。全部转换需完成8次加法运算。

第25页：加法器

D=D18×26+D14×25+（D18+D12）×24+（D14+ D11+D08）×23+（D12+D04）×22+（D11+D02）×21+D01×20D01B3B2B1B0COA3A2A1A0CIF3F2F1F0∑B3B2B1B0COA3A2A1A0CIF3F2F1F0∑D02D04D08D11D12D14D18B0B1B2B3B4B5B674lLS28374lLS283

第26页：加法器

D01B3B2B1B0COA3A2A1A0CIF3F2F1F0∑B3B2B1B0COA3A2A1A0CIF3F2F1F0∑D02D04D08D11D12D14D18B0B1B2B3B4B5B674lLS28374lLS283D=D18×26+D14×25+（D18+D12）×24+（D14+ D11+D08）×23+（D12+D04）×22+（D11+D02）×21+D01×20

第27页：加法器

D01B3B2B1B0COA3A2A1A0CIF3F2F1F0∑B3B2B1B0COA3A2A1A0CIF3F2F1F0∑D02D04D08D11D12D14D18B0B1B2B3B4B5B674lLS28374lLS283D=D18×26+D14×25+（D18+D12）×24+（D14+ D11+D08）×23+（D12+D04）×22+（D11+D02）×21+D01×20

第28页：加法器

D01B3B2B1B0COA3A2A1A0CIF3F2F1F0∑B3B2B1B0COA3A2A1A0CIF3F2F1F0∑D02D04D08D11D12D14D18B0B1B2B3B4B5B674lLS28374lLS283D=D18×26+D14×25+（D18+D12）×24+（D14+ D11+D08）×23+（D12+D04）×22+（D11+D02）×21+D01×20B3’

第29页：加法器

D01B3B2B1B0COA3A2A1A0CIF3F2F1F0∑B3B2B1B0COA3A2A1A0CIF3F2F1F0∑D02D04D08D11D12D14D18B0B1B2B3B4B5B674lLS28374lLS283D=D18×26+D14×25+（D18+D12）×24+（D14+ D11+D08）×23+（D12+D04）×22+（D11+D02）×21+D01×20B4’

第30页：加法器

D01B3B2B1B0COA3A2A1A0CIF3F2F1F0∑B3B2B1B0COA3A2A1A0CIF3F2F1F0∑D02D04D08D11D12D14D18B0B1B2B3B4B5B674lLS28374lLS283D=D18×26+D14×25+（D18+D12）×24+（D14+ D11+D08）×23+（D12+D04）×22+（D11+D02）×21+D01×20

第31页：加法器

D01B3B2B1B0COA3A2A1A0CIF3F2F1F0∑B3B2B1B0COA3A2A1A0CIF3F2F1F0∑D02D04D08D11D12D14D18B0B1B2B3B4B5B674lLS28374lLS283D=D18×26+D14×25+（D18+D12）×24+（D14+ D11+D08）×23+（D12+D04）×22+（D11+D02）×21+D01×20

第32页：74LS283

D01B3B2B1B0COA3A2A1A0CIF3F2F1F0∑B3B2B1B0COA3A2A1A0CIF3F2F1F0∑D02D04D08D11D12D14D18B0B1B2B3B4B5B674LS28374LS283那些进位在哪儿处理了？利用283的内部进位和Co1。Co1返回

第33页：编码器编码

分类：二、编码器编码：把特定含义的信息编成二进制代码。输出功能二进制编码器—输入2n个信号，输出n位代码二～十进制编码器—10个信号输入，BCD码输出一般编码器—输入间有约束优先编码器—按优先级别高低编码代表0～9十个数字

第34页：二进制编码器（一般编码器）解

1 .二进制编码器（一般编码器）解：分析功能要求8个输入：设为X0～X7，且高电平有效。3位二进制代码输出：设为A、B、C。约束关系——不允许两个或两个以上输入信号同时有效（1）设计一个8/3一般编码器列真值表8位输入，其组合为28＝256种，真值表应有256行，但因为约束条件的存在，可以只列出简化真值表。

第35页：真值表

简化真值表A B CXiX0X1X2X3X4X5X6X70 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1X0X1X2X3X4X5X6X710 0 0 0 0 0 0010 0 0 0 0 00 010 0 0 0 00 0 010 0 0 00 0 0 010 0 00 0 0 0 010 00 0 0 0 0 0100 0 0 0 0 0 01列表达式A = X4+ X5+ X6+X7B = X2+ X3+ X6+X7C = X1+ X3+ X5+X7

第36页：编码器

列表达式A = X4+ X5+ X6+X7B = X2+ X3+ X6+X7C = X1+ X3+ X5+X7画逻辑图X0X1X2X3X4X5X6X7≥1≥1≥1ABC

第37页：优先编码器

优先编码器例

某火车站，有特快、快车、普快三种列车请求发车信号，试设计发车信号电路

输入

特快请求信号A，高有效

输出

特快、快车、普快发车信号为F1、F2、F3高有效

第38页：真值表

表达式A B C F1 F2 F30 0 0 0 0 00 0 1 0 0 10 1 0 0 1 00 1 1 0 1 01 0 0 1 0 01 0 1 1 0 01 1 0 1 0 01 1 1 1 0 0真值表电路（略）A B C F1 F2 F30 0 0 0 0 01××1 0 00 1×0 1 00 0 1 0 0 1简化真值表特快发车编码信号100快车发车编码信号010普快发车编码信号001

第39页：74LS148与功能表

增加使能控制端，多用于键盘电路、计算机中断等。以74LS148例（功能表如下,P96）3.集成优先编码器1××××××××1 1 1 1 10 1 1 1 1 1 1 1 1 1 1 1 1 00×××××××0 0 0 0 0 10××××××0 1 0 0 1 0 10×××××0 1 1 0 1 0 0 10××××0 1 1 1 0 1 1 0 10×××0 1 1 1 1 1 0 0 0 10××0 1 1 1 1 1 1 0 1 0 10×0 1 1 1 1 1 1 1 1 0 0 10 0 1 1 1 1 1 1 1 1 1 1 0 1

第40页：反码与使能端

特点:※8个输入，低有效，高位优先※3位代码，反码输出※3个使能端：使能输入＝0编码＝1禁止使能输出＝1本片有请求＝0本片无请求扩展输出端＝1本片未编码＝0本片已编码利用和，可对74LS148进行扩展1××1 1 1 1 10 1 1 1 1 1 1 00×0 0 0 0 0 1………0 0 1 1 1 1 0 1

第41页：74LS148

图形符号74LS148

第42页：扩展应用

• 扩展应用：2片8/3(74LS148)→16/4优先编码器要求：扩展后的编码器仍具有原编码器的特性，即
• 高位优先，反码输出。
• 片选输入“/ST”
• 使能输出“Ys”
• 扩展输出“/YEX”设输入为/IN0~ /IN15，/IN15为高位。

第43页：编码器

电路：/ST →/ST1/IN15~ /IN8→ 1片的/IN7~ /IN0/IN7~ /IN0→2片的/IN7~ /IN0/ST2＝Ys1/Y3=/YEX1/Y2＝/Y12· /Y22/Y1＝/Y11· /Y21/Y0＝/Y10· /Y20/YEX＝/YEX1· /YEX2Ys＝Ys2高片1低片2Ys

第44页：分析1

分析1：/ST=1时，故：Ys＝Ys2＝1。/YEX＝1/Y3 ~ /Y0＝1111/ST1＝1→1片禁止；→Ys1＝/ST2＝1 →2片禁止。1××1 1 1 1 10 1 1 1 1 1 1 00×0 0 0 0 0 1………满足禁止时的输出/YEX＝/YEX1· /YEX2Ys＝Ys2/Y3=/YEX1/Y2＝/Y12· /Y22/Y1＝/Y11· /Y21/Y0＝/Y10· /Y20高片1低片2Ys

第45页：编码器编码

/ST=0时⑴/IN15~ /IN0均无申请1××1 1 1 1 10 1 1 1 1 1 1 00×0 0 0 0 0 1………分析2：→ /ST1=0 1片工作,但无编码输出→Ys1= /ST2=0→ 2片工作,也无编码输出故：Ys＝Ys2＝0。/YEX＝1/Y3 ~ /Y0＝1111满足无编码时的输出/Y3=/YEX1/Y2＝/Y12· /Y22/Y1＝/Y11· /Y21/Y0＝/Y10· /Y20/YEX＝/YEX1· /YEX2Ys＝Ys2高片1低片2Ys

第46页：/IN15~ /IN0有申请

• 1××1 1 1 1 10 1 1 1 1 1 1 00×0 0 0 0 0 1………⑵/IN15~ /IN0有申请
• /IN15~ /IN8有申请→ /ST1=0 1片工作,有编码输出→/ST2＝Ys1＝1 →2片禁止所以, /IN15~ /IN8的优先级比/IN7~ /IN0高
• /IN15~ /IN8无申请→ /ST1=0 1片工作,但无编码输出→Ys1= /ST2=0 → 2片工作,有编码输出/Y3=/YEX1/Y2＝/Y12· /Y22/Y1＝/Y11· /Y21/Y0＝/Y10· /Y20/YEX＝/YEX1· /YEX2Ys＝Ys2高片1低片2Ys

第47页：编码与编码器

• 结论：/ ST =1编码器不工作。/ ST =0
• /IN15~ /IN8有申请→高位片编码，低位片禁止，
• /IN15~ /IN8无申请→低位片允许编码。高片1低片2Ys

第48页：编码器编码

设ST＝0编码举例：1××1 1 1 1 10 1 1 1 1 1 1 00×0 0 0 0 0 1………/Y3=/YEX1/Y2＝/Y12· /Y22/Y1＝/Y11· /Y21/Y0＝/Y10· /Y20⑴如/IN14＝0（对应1片/IN6）/YEX＝/YEX1· /YEX2Ys＝Ys2高片1低片2Ys

第49页：编码器编码

扩展后仍保留原芯片的特征1××1 1 1 1 10 1 1 1 1 1 1 00×0 0 0 0 0 1………/Y3=/YEX1/Y2＝/Y12· /Y22/Y1＝/Y11· /Y21/Y0＝/Y10· /Y20/YEX＝/YEX1· /YEX2Ys＝Ys2⑵如/IN2＝0（对应2片/IN2）设ST＝0编码举例：高片1低片2Ys

第50页：十进制

①集成编码器分二进制编码器和二～十进制编码器两类.②集成二～十进制编码器,常称10/4编码器.例:74LS147,9个输入端,代表1～9九个数字,低有效,高位优先;4个输出端,反码输出。如9→0110,4→1011;1～9中如无申请,输出→1111,表示数字0的编码,即0的编码是隐含的。无控制端,扩展时不方便.说明:

第51页：译码——编码逆过程

译码——编码逆过程，将二进制代码的原意“翻译”出来，还原成原特定含义的信息。即每组代码有一个相应输出端为有效(高/低)电平，其余输出端为无效(低/高)电平。分类——按功能不同，分为:变量译码器—表示输入变量状态，2/4，3/8，4/16码制变换译码器—BCD/十，余3/十，格雷码/十显示译码器—驱动显示器件三、译码器返回

第52页：变量译码器（二进制译码器）解

特点—输入: n个变量，即n位代码，输出: 2n个.即对应n个变量的2n种组合,每个输出对应一种输入代码，即一个n变量最小项。设计—举例三变量译码器的设计。（真值表，表达式，变换，逻辑图）1、变量译码器（二进制译码器）解:输入:3个变量，设为A,B,C。输出: 23＝8个.设为Y0～Y7高有效。也可设为低有效

第53页：译码与译码器真值表

设计举例（续）说明—译码器是多输入、多输出组合逻辑电路，每个输出对应一个n变量最小项——也称最小项发生器。真值表0 0 010 0 0 0 0 0 00 0 1 010 0 0 0 0 00 1 0 0 010 0 0 0 00 1 1 0 0 010 0 0 01 0 0 0 0 0 010 0 01 0 1 0 0 0 0 010 01 1 0 0 0 0 0 0 0101 1 1 0 0 0 0 0 0 01表达式电路（略）

第54页：变量译码器

集成变量译码器2/4译码器74LS139 CD45563/8译码器74LS1384/16译码器74LS154以74LS138（3/8译码器）进行说明:图形符号07GA2A1A0STASTBSTC一般符号

第55页：使能端与功能表

说明：有3个变量输入端A2A1A0(ABC)有8个输出端Y0…Y7，低译中（低有效）有3个使能端STA、STB、STC功能表0××××1 1 1 1 1 1 1 1×1×××1 1 1 1 1 1 1 11 0 0 0 001 1 1 1 1 1 11 0 0 0 1 101 1 1 1 1 11 0 0 1 0 1 101 1 1 1 11 0 0 1 1 1 1 101 1 1 11 0 1 0 0 1 1 1 101 1 11 0 1 0 1 1 1 1 1 101 110 1 1 0 1 1 1 1 1 1011 0 1 1 1 1 1 1 1 1 1 10

第56页：译码与译码器

• 2片138 (3/8)→4/16译码器（也可扩成5/32、6/64译码器）4/16译码器输入端:4个,A3～A0输出端:16个,Y0～Y15A3=0时,
• 片工作如A3～A0=0011→Y3=0A3=1时,
• 片工作如A3～A0=1011→Y11=0①扩展应用：Y3Y1100111011

第57页：依据函数可展成标准与或式

依据函数可展成标准与或式，即部分最小项之和。译码器是最小项输出器，能产生全部最小项。举例：用74LS138实现一位全加器。②用译码器实现逻辑函数方法把对应函数所含最小项的译码器的输出，相与非（低电平输出）或者相或（高电平输出）即可得到相应的逻辑函数。

第58页：译码器变量少时？？先扩展后再级联

• 说明：
• 视译码输出高译中/低译中不同而选择不同的门（低→与非门；高→或门，见P101例4）；
• 译码器变量少时？？先扩展后再级联。

第59页：码制变换译码器真值表

2、码制变换译码器⑴以8421BCD→十进制（又称二～十进制译码器）为例，设计一个码制变换译码器。解：输入：ABCD4位二进制数为8421BCD。输出：10个数字信号，设为Y0…Y9设高有效，有BCD→十，余3→十，循环→十等多种。真值表：A B C DY0Y1Y2Y3Y4Y5Y6Y7Y8Y90 0 0 010 0 0 0 0 0 0 0 00 0 0 1 010 0 0 0 0 0 0 00 0 1 0 0 010 0 0 0 0 0 0∶∶∶∶1 0 0 1 0 0 0 0 0 0 0 0 011 0 1 0伪码1 1 1 1

第60页：完全译码是最小项输出

完全译码设计：可拒收伪码Y0Y1Y3Y2Y4Y5Y7Y6Y8Y900 01 11 1000011110CDAB电路（略）说明：1.完全译码是最小项输出，伪输入时，不会有伪输出。2.集成电路一般采用完全译码方式.

第61页：码制变换译码器

⑵集成码制变换译码器74LS42, CC4028均为4/10译码器。7442：符号

第62页：74LS42与功能表

74LS42与功能表：下表列出相关数据。

74LS42功能表 ∶∶∶∶1 0 0 1 1 1 1 1 1 1 1 1 101 0 1 0 1 1 1 1 1 1 1 1 1 1∶∶1 1 1 1 1 1 1 1 1 1 1 1 1 1①特点：无选通输入输出低有效全译码电路

第63页：Y9作为输出端时

• 用4片4/10译码器和1片2/4译码器→5/32译码器分析：因74LS42无选通输入，当不使用Y8、Y9作为输出端时，输入高位A3可兼做使能端用，这样4/10译码器→3/8译码器。（仿真）
• 扩展应用
• 0 10 1 2 30 1 2 30 1 2 30 1 2 30 1 2 31.如何利用4/10译码器构成4/16译码器

第64页：显示译码器

字形重迭式按显示方式分分段式点阵式半导体显示器荧光数码管液体数字显示器气体放电显示器按发光物质分3、显示译码器（1）显示器件能直接显示文字、符号的器件

第65页：半导体显示器——磷砷化镓PN结

半导体显示器——磷砷化镓PN结，外加正向电压（电能）,发出不同波长的光（红、黄、绿等颜色）。液晶显示器——是既有液体流动性又有晶体光学特性之有机化合物，是通过电场作用和入射光照射改变液晶排列形状、透明度而制成的显示器件。▲本身不发光，是一种被动显示器件。▲主要用于移动设备、钟表、仪表、计算器、家电等。▲工作电压低，功耗极小。▲交流驱动。常用显示器件有：（LED）（LCD）

第66页：显示译码器

（以常用的7段显示器为例）（2）显示译码器7段LED共阴极——高电平点亮共阳极——低电平点亮a b c d e f g DPCOMa b c d e f g DPCOMDPabcdefgDPcomcom共阴共阳

第67页：显示译码器译码表

显示译码器译码表：下表列出相关数据。

（3）显示译码器设计译码表由8421BCD→7段LED的译码器化简变换 ∶0 1 0 1∶0 1 1 0 0 0 1 1 1 1 10 1 1 11 0 0 0 1 1 1 1 1 1 11 0 0 1 1 1 1 0 0 1 1由译码表可写出a～g的表达式，并画出电路。说明：⑴书中P105输入是2421码。⑵在智能系统中一般由软件译码。0123456789

第68页：LCD交流驱动芯片如CD

• 说明：
• CC4511译码输出已做成CT结构电路(CMOS—NPN结构）,可直接驱动显示器,故称译码/驱动器。
• LCD交流驱动芯片如CD14543、CD14544等。CC4511：7段锁存/译码/驱动器特点:灯测试LT：低有效，显示8消隐输入BI：低有效，不显示锁存LE：高有效，LE=1锁存，显示数字不变。如数字万用表上的HOLD键。按下，可将显示数据锁存，不再变化。（4）集成显示译码器/驱动器74LS47（共阳）、74LS48（共阴）CC4511（共阴）仿真

第69页：数据选择器(多路数据开关)定义

四、数据选择器(多路数据开关)定义:能从多个数据信号种选择一个数据信号传送到输出端的电路。输入: 2n路数据和n位地址。输出:1位数据。地址：选择哪个数据的控制信号。A0A1D3D2D1D0W控制信号输入信号输出信号数据选择器类似一个多掷开关。选择哪一路信号由相应的一组控制信号控制。

第70页：数据选择器

说明:1.信号在此单向传输,与模拟开关的双向传输不同.2.被传输的是选中输入的逻辑状态(1或0),不同于模拟开关传送的是物理量(如2.7V等).3.与门是一个最简单的单通道数据选择器.AE&FE=1时,F=A,能传送数据,门打开.E=0时,F=0,门封锁.与门常用作选通门..

第71页：设计一个4选1数据选择器输入

1、设计一个4选1数据选择器输入:数据：4＝22个数据输入（a3，a2，a1，a0）；地址：2位（A1，A0）。输出：1位数据（F）。真值表：A1 A0 a3a2 a1 a0 F0 0×××a0 a00 1××a1×a11 0×a2××a21 1a3×××a3表达式：

第72页：设计一个4选1数据选择器n地址变量

设计一个4选1数据选择器（续）n地址变量，有2n数据通道，实现2n选1功能。电路：结论：

第73页：集成数据选择器以74LS151为

一位：8选1 74LS151 16选1 74LS150二位：双4选1 74LS153四位：四2选1 74LS157、74LS1582、集成数据选择器以74LS151为例：实际管脚号

第74页：功能表特点

• 功能表特点：
• 选择输入A2A1A0，数据输入D7…D0
• 使能输入EN低有效
• 互补输出1×××0 10 0 0 0 D0 /D00 0 0 1 D1 /D10 0 1 0 D2 /D20 0 1 1 D3 /D30 1 0 0 D4 /D40 1 0 1 D5 /D50 1 1 0 D6 /D60 1 1 1 D7 /D7反相输出的另一种表示方法。

第75页：片8选1→16选

• 2片8选1→16选13、应用A3=0:
• 片工作，D0～D7可能被选中。A3=1:
• 片工作，D8～D15可能被选中。（1）扩展应用≥1A0A1A2 A31D0D7D8 D15
• F输入:地址4位:A3～A0。数据：D0～D15输出：F利用使能端进行扩展

第76页：无使能端时

例：双4选1 → 8选1输入:地址3位:A2～A0。数据：D0～D7如:A2A1A0＝101,F1＝D1、F2＝D5由A2=1,使F=F2=D5，余类推。F1F2D4D5D6D7D0D1D2D310②无使能端时，输出进行再选择。

第77页：数据选择器

对应函数所含的mi项,使数据选择器的Di=1;对应函数所不含的mj项,使数据选择器的Dj=0，则数据选择器的输出与函数相等（即：使函数卡诺图与数选器卡诺图完全一致）。(2)实现组合逻辑函数输出n变量函数——部分最小项之和形式。数据选择器——2n-1F=∑miDii=0依据:思路:2n-1F=∑mii=0

第78页：数据选择器

例：用8选1数选器实现全加和S=A⊕B⊕C =∑m(1,2,4,7)①n地址→n变量函数A2 FA1 8选1A0D0 D1 D2 D3 D4 D5 D6 D7ABCF“1”令D1=D2=D4=D7=1，D0=D3=D5=D6=0，则两函数相等，即8选1实现全加和函数功能。选卡函卡ABCD0D1D4D5D3D2D7D61111

第79页：n地址→n+1变量函数即

②n地址→n+1变量函数即:数据选择器地址变量为n个;函数变量为n+1个。（a）代数法i写出函数的标准与或式；ii提出数据选择器的地址变量；iii剩余变量构成数据选择器数据输入端函数；iv画逻辑图。此时数据选择器的数据输入端可能是常量0或1，也可能是变量。代数法降维图法在n+1个函数变量中，选取n个变量作为数据选择器地址变量。

第80页：数据选择器

例：用4选1数据选择器实现1位全加和函数i写出函数的标准与或式；ii提出数据选择器的地址变量；iii剩余变量构成数据选择器数据输入端函数；iv画逻辑图。数据选择器表达式选AB作为数据选择器的地址变量逻辑对比——得数据输入端的函数（由剩余变量组成）

第81页：数据选择器

A1FA04选1D0D1D2D3ABCS验证：AB＝00，S＝D0＝CC＝0，相当ABC＝000，S＝0C＝1，相当ABC＝001，S＝1AB＝01，S＝D1＝CC＝0，相当ABC＝010，S＝1C＝1，相当ABC＝011，S＝0AB＝10，S＝D2＝CC＝0，相当ABC＝100，S＝1C＝1，相当ABC＝101，S＝0AB＝11，S＝D3＝CC＝0，相当ABC＝110，S＝0C＝1，相当ABC＝111，S＝1

第82页：卡诺图变量数称维数

卡诺图变量数称维数，将某些变量移入方格内可减少维数，称降维图。降一维（b）降维图法例1：111100 01 11 1001BCACCCC0101BA将C变量移入方格内AB＝00，C＝0，S＝0C＝1，S＝1S＝CAB＝01，C＝0，S＝1C＝1，S＝0S＝CAB＝10，C＝0，S＝1C＝1，S＝0S＝CAB＝11，C＝0，S＝0C＝1，S＝1S＝C

第83页：数据选择器

CCCC0101BAD0D1D2D30101BA可知用4选1实现S，有逻辑图A1FA04选1D0D1D2D3ABCS

第84页：例2求解过程

可知用8选1实现，有D0=D2=D4=D5=D，D1=0，D3=D6=1，D7=D。例2：用8选1实现F=∑m(1,5,6,7,9,11,12,13,14)111 11 1 11 100 01 11 1000011110CDABD0D11 DDD0 100011110CAB降维D0D1D2D3D6D7D4D50 100011110CAB选卡

第85页：数据选择器

D0=D2=D4=D5=D，D1=0，D3=D6=1，D7=D逻辑图A2 FA1 8选1A0D0 D1 D2 D3 D4 D5 D6 D7ABCD“1”

第86页：数据比较器大小比较

五、数据比较器大小比较。功能：比较器：能完成两个数字大小比较的电路。0 0 0 1 00 1 0 0 11 0 1 0 01 1 0 1 0逻辑图表达式输入：输出：真值表：L>L<L=≥1比较数据A、BL>、L=、L<1、一位数码比较

第87页：真值表（考虑扩展

真值表（考虑扩展，引入低位比较级联输入a>b,a=b,a<b)2、多位数码比较（4位）方法：先高位，高位相同看次位，依此类推。

第88页：表达式电路（略）

表达式电路（略）

第89页：级联输入

• 特点：
• 4位比较
• 级联输入3、集成比较器74LS85—4位比较器符号COMPP3 P>Q>= P=Q<0 P<Q03Q

第90页：比较器

普通4位比较功能特定功能74LS85比较器功能表

第91页：串联比较LA>B>LA=B85

• 应用⑴串联比较LA>B>LA=B85(1) =LA<B<3 2 1 0A7B7A4B4LA>B>LA=B85(2) =LA<B<3 2 1 0A3A0B3B0010LA>BLA=BLA<B高位片低位片比较：
• 优先进行A7～4与B7～4的比较；
• 前者相等时再进行A3～0与B3～0的比较。例：8位比较

第92页：数据比较器

⑵并联比较(二级比较)(初级比较)P>Q P<Q85(1)32 1 0 > = <P>Q P<Q85(2)32 1 0 > = <P>Q P<Q85(3)32 1 0 > = <P>Q P<Q85(4)32 1 0 > = <010LA>BLA=BLA<BP>Q >P=Q85(5) =P<Q<3 2 1 0A0B0A3B3A4B4A7B711A8B8A11B11A12B12A15B15111111例1：16位比较

第93页：数据比较器

(二级比较)(初级比较)P>Q P<Q85(1)32 1 0 > = <P>Q P<Q85(2)32 1 0 > = <P>Q P<Q85(3)32 1 0 > = <P>Q P<Q85(4)32 1 0 > = <010LA>BLA=BLA<BP>Q >P=Q85(5) =P<Q<3 2 1 0A1B1A4B4A6B6A9B9A10B10A11B11A14B14A16B16A19B19A15B15A5B5A0B0例2：20位比较

第94页：初级比较每片完成5位数据比较

• 说明：
• 初级比较每片完成5位数据比较。
• 二级比较完成4位数据比较，级联输入接成：a>b a=b a<b0 1 0(二级比较)(初级比较)010LA>BLA=BLA<BP>Q >P=Q85(5) =P<Q<3 2 1 0思考：P>Q P<Q85(1)32 1 0 > = <A16B16A19B19A15B155位数据大小比较说明:1.A19～15≠B19～15时,P>Q,P<Q=10或01,能区分大小.2.A19～15=B19～15时,
• A15=B15=1时P>Q,P<Q=00
• A15=B15=0时P>Q,P<Q=11不影响低位的比较.思考题:用1个4位数据比较器(7485)及少量门,实现5位数据的比较(大小及相等)。返回

第95页：奇偶校验器/奇偶产生器

六、奇偶校验器/奇偶产生器1.奇偶校验/产生器：可以产生奇偶校验位或进行奇偶校验的逻辑器件。符号：奇校验偶校验2K＋1∶∶2K∶∶奇偶校验:1.只能查错,不能纠错.2.只能检查出奇数个错误的发生.

第96页：A～H8个输入端.

2.集成奇偶校验/产生器以74LS180为例.功能表:奇偶校验/产生器功能表输入输出A～H中1的数目EVEN ODD FEVFOD偶数1 0 1 0偶数0 1 0 1奇数1 0 0 1奇数0 1 1 0×1 1 0 0×0 0 1 1特点:1.A～H8个输入端.2.EVEN偶级联输入,EVEN=1,表示前级1的个数为偶数.3.ODD奇级联输入,ODD=1,表示前级1的个数为奇数.4.FEV偶数输出端.FEV=1表示本级及以前1的个数为偶数.5.FOD奇数输出端.FOD=1表示本级及以前1的个数为奇数.

第97页：应用（8位数据的传送）奇产生奇校验对

• 应用（8位数据的传送）奇产生奇校验对(1)片ODD1=1,EVEN1=0
• 若A～H中1的个数为奇数则FOD1=0
• 若A～H中1的个数为偶数则FOD1=1输入输出A～H中1的数目EVEN ODD FEVFOD偶数1 0 1 0偶数0 1 0 1奇数1 0 0 1奇数0 1 1 0×1 1 0 0×0 0 1 1即:传送时A～H及FOD1中1的个数为奇数个(奇校验产生).

第98页：奇产生奇校验对

• 奇产生奇校验对(2)片ODD2=FOD1,EVEN2=FOD1
• 正确传输时:若A～H中1的个数为奇数,若A～H中1的个数为偶数,
• 错误传输(奇数个数传错)时:输入输出A～H中1的数目EVEN ODD FEVFOD偶数1 0 1 0偶数0 1 0 1奇数1 0 0 1奇数0 1 1 0×1 1 0 0×0 0 1 1所以,判断FOD2=1,即可校验传输的正确性.A～H及FOD1中1的个数会变为偶数个,均会使FOD2=0返回

第99页：组合电路的竞争与险象tpd

≥1第四节组合电路的竞争与险象tpd第四章组合逻辑电路

第100页：竞争与险象

在数字电路中，由于不同路径上门的级数不同，或者门电路平均延时时间的差异，使输入信号从输入级经不同通路传输到输出级的时间不同，这个先后的时间差称为竞争。由于竞争，使逻辑电路产生错误输出，称为冒险。说明:(1)一般来说，时延对数字系统是有害的，它会降低系统的工作的速度，还会产生竞争冒险现象。(2)竞争和险象是对实际电路的，而不是针对函数的。一、竞争与险象

第101页：卡诺图

有代数法和卡诺图法检查是否存在某个变量X，它同时以原变量和反变量的形式出现在函数表达式中；1、代数法：如果上述现象存在，则检查表达式是否可在一定条件下成为X+X或者X·X的形式。若能，则说明与函数表达式对应的电路可能产生险象。二、判别方法检查有否互互补变量检查表达式形式

第102页：组合电路的竞争与险象

险象。解：变量A和C具备竞争的条件,应分别进行检查。检查C：C发生变化时不会产生险象.

第103页：检查A

检查A：当B=C=1时,A的变化可能使电路产生险象.

第104页：逻辑函数

当描述电路的逻辑函数为“与或”式时,可采用卡诺图来判断是否存在险象。其方法是观察是否存在“相切”的卡诺圈,若存在则可能产生险象。2、卡诺图法

第105页：组合电路的竞争与险象

00 01 11 1000011110CDAB11111111因此当B＝D=1，A＝0时(此时F=C+C)，电路可能由于C的变化而产生险象。

第106页：利用定理

利用定理

给原函数增加冗余项

一般方法

增加冗余项（适用于每次只有一个变量发生变化）在表达式中"加"上多余的"与项"或者"乘"上多余的"或项"，使原函数不可能在某种条件下险象

第107页：解：原电路对应的函数表达式为根据定理

解：原电路对应的函数表达式为根据定理，增加冗余项BC，有1&BCAF&&dgeG1G2G3G4例：电路如图所示，用增加冗余项的方法消除电路中的险象。

第108页：门电路

当B=C=1时,函数由F＝A＋A变成了F＝1BAC&1&&&F附加门电路改进如下图所示。

第109页：卡诺图

00 01 11 1000011110CDAB11111101000100001 11 100 01 11 1001BCA⑵卡诺图中增加卡诺圈以消除"相切"相切点，需增加卡诺圈相切点，需增加卡诺圈

第110页：其它办法

其它办法(1)加选通脉冲；(2)增加惯性延时环节；(3)计算机仿真,检查有无险象存在；(4)实验验证，等等。返回

第111页：学习要求二种方法

学习要求二种方法

分析、设计方法

六种电路

加法器、编码器、译码器、数据选择器、比较器、奇偶校验器

竞争与险象要求

熟练掌握组合电路的分析方法和设计方法

第112页：本章作业本章完

本章作业本章完4.6(1)4.7(2)全减器:输入有被减数、减数和低位的借位，输出有本位差、向高位的借位。4.14可加少量门。4.17用74LS42,功能表见P102.4.21 (1)(用降维法)4.24用并行比较法第一次作业第二次作业