页数:15页文件大小:163.7 KB来源: 数字电子技术ppt课件
本课件为组合逻辑电路习题课,以入场券放行逻辑、水塔双水泵供水控制、四舍五入判断电路、数据选择器构成的电路分析、5421码到8421码转换、余3码加法电路以及全减器与乘法器设计等例题,完整演示从逻辑抽象到逻辑图的实现过程。
第四章组合逻辑电路习题课
例1求解过程:下表列出相关数据。
| A | B | C | Y |
|---|---|---|---|
| 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 1 |
| 0 | 1 | 0 | 0 |
| 0 | 1 | 1 | 1 |
| 1 | 0 | 0 | 0 |
| 1 | 0 | 1 | 0 |
| 1 | 1 | 0 | 1 |
| 1 | 1 | 1 | 1 |
解:例1:军民联欢会的入场券分红、黄两色,军人持红票入场,群众持黄票入场,符合要求时,放行通过。求放行的逻辑关系.(写出逻辑表达式)设:A=1为军人,A=0为群众B=1有红票,B=0无红票C=1有黄票,C=0无黄票Y=1通过,Y=0不能通过
例2:有一个水塔,由大小两个水泵供水。水位高于C时不供水,水位低于C时由小水泵单独供水;水位低于B时,由大水泵单独供水;水位低于A时,由两个水泵同时供水,请说明水塔供水情况与水位关系。(写出逻辑表达式)
解:设大水泵为ML,小水泵为MS,取值为1表示工作,为0表示停止。三个限位为A、B和C,取值为1表示水位低于A、B和C点。
例3:用比较器(7485)实现四舍五入判断信号产生电路(4位)A3A2A1A0>0100时,A>B输出F=14舍5入判断信号产生电路A3A27485A1A>BA0a>ba=b A=Ba<bB3B2A<BB1B0A3A2A1A00100100F级联输入端接010
例4分析图示组合逻辑电路的功能。0C1ABD0MUXD1D2D3A1A0YD0MUXD1D2D3A1A0YJS1本电路由集成数据选择构成,有3个输入变量,2个输出变量。
真值表A B CJ S0 0 00 00 0 10 10 1 00 10 1 11 01 0 00 11 0 11 01 1 01 01 1 11 1功能:1位二进制数全加器,其中S为和输出,J为进位输出。0C1ABD0MUXD1D2D3A1A0YD0MUXD1D2D3A1A0YJS1解:
例5分析图示组合逻辑电路的功能。已知输入A3A2A1A0为5421BCD码。该电路写表达式已经比较困难,故直接列出真值表进行分析。Y2Y0Y1Y3COMP0 P3 P>Q>= P=Q<0 Q P<Q3A2A0A1A30100100A2A0A1A300 P300 Q33Ci Co
真值表Y3Y2Y1Y0(8421码)P>QB3B2B1B0(5421码)N100 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 100000111110 0 0 00 0 0 10 0 1 00 0 1 10 1 0 01 0 0 01 0 0 11 0 1 01 0 1 11 1 0 001234567895421BCD→8421BCD变换电路Y2Y0Y1Y3COMP0 P3 P>Q>= P=Q<0 Q P<Q3A2A0A1A30100100A2A0A1A300 P300 Q33Ci Co当输入≤0100时,输出=输入当输入>0100时,输出=输入+1101分析:功能:
例6分析图示电路的功能。已知输入A3A2A1A0和B3B2B1B0均为余3码。解:74283-1 C4=0(和数≤9)时,其和数与1101相加后作为电路的输出;7483-1 C4=1(和数≥10)时,其和数与0011相加后作为电路的输出。加1101相当于减0011,即减3;加0011相当于加3。
所以74283-2实际上是对余3码相加后的结果进行3调整,使电路输出Y3Y2Y1Y0也是余3码,Y3Y2Y1Y0为个位输出,Y4为进位输出。S3S2S1S0C474283-2C0A3A2A1A0B3B2B1B00Y4Y3Y2Y1Y0S3S2S1S0C474283-1C0A3A2A1A0B3B2B1B0110A3A2A1A0B3B2B1B0功能:1位余3码加法器。
解1:MCNPQRX=m1+m2+m4+m7P82例2图/m5C/m3/(m1+m7)/m4/m2XYY=m1+m2+m3+m7本位差X:高位借位Y:例7书P118 4.7(2)与非门实现全减器全减器真值表A B CX Y0 0 0 0 00 0 1 1 10 1 0 1 10 1 1 0 11 0 0 1 01 0 1 0 01 1 0 0 01 1 1 1 1
解2:全减器真值表A B CX Y0 0 0 0 00 0 1 1 10 1 0 1 10 1 1 0 11 0 0 1 01 0 1 0 01 1 0 0 01 1 1 1 1P118 4.7(2)与非门实现全减器
例8用四位全加器设计两位二进制数乘两位二进制数的乘法器。
下载地址:{{downurl}}
{{{a}}}
{{#b}}{{{b}}}
{{/b}} {{/title}} {{#nolog}}登陆注册
{{/nolog}} {{#djsx}}点我刷新
{{/djsx}} {{#gocz}} {{/gocz}} {{#ffqr}} {{/ffqr}}