04 第03章 逻辑门电路+6h.pptx

第1页：第三章 逻辑门电路

第三章逻辑门电路§1逻辑门电路§2TTL集成门电路§3MOS集成门电路

第2页：逻辑门电路门

逻辑门电路门

具有开关作用

门电路

具有控制信号通过或不通过能力的电路

第3页：半导体二极管的开关特性DR+－

二、半导体二极管的开关特性DR+－⒈开关作用D正偏→导通→UD很小→电路导通UD≈0.7V,硅管UD≈0.3V,锗管D反偏→截止→UD很大→电路断开注:讲课如不特殊说明,均以硅管为例.

第4页：动态特性D正偏时

• 动态特性D正偏时，PN结电阻较小。加上反压后，形成较大的I2；尔后，随着结电阻的增加，反向电流逐渐减小，直至漏电流Is。DR+－ttIs反向恢复过程:反向恢复时间tre说明:
• 转换时间：截止→导通较小导通→截止较大故D的开关时间以tre来衡量。
• Vi的最高频率以10tre来取值。

第5页：开关特性

R二极管的开关特性导通截止相当于开关断开相当于开关闭合S3V0VSRRD3V0V

第6页：半导体三极管的开关特性

三、半导体三极管的开关特性⒈开关作用10KVcc=5V1kVoβ =30T截止饱和放大VbeVbc反偏反偏，ib＝ic＝0，开关断开。正偏反偏，ic＝βib，线性放大。正偏正偏，ib>Ibs，开关闭合。ibic

第7页：开关作用临界饱和

⒈开关作用（续）临界饱和：饱和系数：10KVcc=5V1kYβ =30TB越大，饱和越深；反之饱和则浅说明：因所以，临界饱和电流是由外电路（Rc）决定的，Rc不同，临界饱和电流是不一样的。Vbc＝0 V时，T处于临界饱和

第8页：例1求解过程

例1:计算图示电路的临界饱和电流。β =30Vces=0.7VRbTRcReic↓ib→ie↓VccVo

第9页：动态特性T从

• 动态特性T从：截止→导通，建立电荷需要时间→ton导通→截止存储电荷消散需要时间→toff开关时间:说明:
• 转换时间：截止→导通时间ton较小导通→截止时间toff较大
• toff中ts占主要部分。tt开启延时上升关闭存储下降10KVcc=5V1kYT

第10页：开关特性

三极管的开关特性饱和截止3V0VuO0相当于开关断开相当于开关闭合uOUCC+UCCuiRBRCuOTuO+UCCRCECuO+UCCRCEC3V0V

第11页：基本门电路对应三种基本逻辑运算

• 基本门电路对应三种基本逻辑运算，有三种基本门电路⒈二极管与门（D与门）
• 电路5V A0V BFRD1D2Vcc（5V）
• 原理VAVBVFD1 D20V 0V 0.7V通通0V 5V 0.7V通止5V 0V 0.7V止通5V 5V 5 V止止电路分析要求出输入的各种组合与输出的关系电位表：

第12页：真值表

真值表：下表列出相关数据。

⒈二极管与门(续)VAVBVFD1 D20V 0V 0.7V通通0V 5V 0.7V通止5V 0V 0.7V止通5V 5V 5 V止止0→低电位1→高电位真值表: 实现了与逻辑功能实现了与逻辑功能⑶符号ABF&国标惯用国外ABFABF

第13页：二极管或门（D或门）真值表

二极管或门（D或门）真值表：下表列出相关数据。

⒉二极管或门（D或门）⑴电路5V A0V BFRD1D2⑵原理VAVBVFD1 D20V 0V 0V止止0V 5V 4.3V止通5V 0V 4.3V通止5V 5V 4.3V通通电位表：0→低电位1→高电位真值表: 实现了或逻辑功能实现了或逻辑功能

第14页：基本门电路

⑶符号国标惯用国外FAB≥1ABF＋ABF

第15页：晶体管非门(反相器)

⒊晶体管非门(反相器)⑶符号⑴电路⑵原理VAVFT0V 5V止5V 0.3V通电位表：真值表:A F0 11 0实现了非逻辑功能实现了非逻辑功能ARbRcVcc(5V)FT国标惯用国外FA1AFFA

第16页：门电路

⒋复合门把单级门电路级联起来,构成复合门,如:与非门、或非门等等。异或门YY与非门YABY或非门异或非门YYYY国标惯用国外ABABABABABABABY&Y1Y=1Y=ABABABAB

第17页：正逻辑门电路的输入、输出电压定义为

• 正逻辑门电路的输入、输出电压定义为：⒉负逻辑说明：
• 前面所述基本门电路均以正逻辑定义。
• 同一个逻辑门电路，在不同逻辑定义下，实现的逻辑功能不同。
• 数字系统中，不是采用正逻辑就是采用负逻辑，而不能混合使用。本书中采用正逻辑系统。低电位→0高电位→1门电路的输入、输出电压定义为：低电位→1高电位→0五、逻辑约定

第18页：V通通0V 5V真值表

V通通0V 5V真值表：下表列出相关数据。

正负逻辑约定举例VAVBVFD1 D20V 0V 0.7V通通0V 5V 0.7V通止5V 0V 0.7V止通5V 5V 5 V止止正逻辑5V A0V BFRD1D2Vcc（5V）电位表： 负逻辑A B F1 1 11 0 10 1 10 0 0真值表真值表正与逻辑负或逻辑F＝ABF＝A＋B等价

第19页：正负逻辑转换（只需了解）

• 正负逻辑转换（只需了解）
• 依据:一个门的输入和输出同时取反，则：正逻辑←→负逻辑
• 目的：
• 方法：从后往前的奇数级上，输入、输出都取反，且与门→或门，或门→与门，即可化简电路。化简和转换电路。

第20页：相互抵消

Y&AB&&&&CDEH正负逻辑转换举例Y&AB&&&&CDEH1.奇数级，前后取反2.相互抵消3.与门→或门≥1≥1Y&AB&&CDEH11

第21页：正负逻辑及其转换

例：根据输入波形画出输出波形Y2ABY1有“0”出“0”，全“1”出“1”&ABF1ABY2>1有“1”出“1”，全“0”出“0”

第22页：“与”门电路即

1. “与”门电路即：有“0”出“0”，全“1”出“1”真值表ABY输入输出000101110100Y=AB.逻辑表达式：小结&ABY逻辑符号：

第23页：“或”门电路Y=A+B逻辑表达式

2. “或”门电路Y=A+B逻辑表达式：即：有“1”出“1”，全“0”出“0”逻辑符号：>1ABY3. “非”门电路逻辑表达式：Y=A逻辑符号1AY

第24页：有“0”出“1”

有“0”出“1”，全“1”出“0”4 “与非”门逻辑式：Y=AB逻辑符号：&ABY有“1”出“0”，全“0”出“1”5 “或非”门逻辑式：Y=A+B“或非”门>1ABY

第25页：逻辑代数

Y=A B =A B..由逻辑代数运算法则：2.应用“与非”门构成“与”门电路AY&B&Y=A&YA1.应用“与非”门构成“非”门电路各种门电路的转换

第26页：逻辑代数

Y = A+B = A B = A B..由逻辑代数运算法则：4.用“与非”门构成“或非”门YBA&&&&3.应用“与非”门构成“或”门电路Y=A+B =A+B =A B.由逻辑代数运算法则：BAY&&&

第27页：例：用“与非”门实现下面逻辑关系

例：用“与非”门实现下面逻辑关系，画出逻辑图Y=AB+AC+ABC=AB+AC+ABC=AB AC ABC..ACB11&&&&&&.YAC

第28页：TTL与门电路

§2 TTL集成门电路(与非门)二极管----晶体三极管逻辑门（DTL）集晶体三极管----晶体三极管逻辑门（TTL）成双极型射极耦合逻辑门（ECL）逻集成注入逻辑门电路（）辑N沟道MOS门(NMOS)门单极型(MOS型) P沟道MOS门(PMOS)互补MOS门(CMOS)集成门电路按开关元件分类集成：把晶体管、电阻、和导线等封装在一个芯片上。

第29页：R2和R3组成

一、电路+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC·······多发射极输入级中间倒相级推挽输出级输入级由多发射极晶体管T1和基极电组R1组成，它实现了输入变量A、B、C的与运算。BFRD1D3Vcc（5V）D2ACD4中间级是放大级，由T2、R2和R3组成，T2的集电极C2和发射极E2可以分提供两个相位相反的电压信号C2E2输出级：由T3、T4、T5和R4、R5组成，其中T3、T4构成复合管，与T5组成推拉式输出结构，具有较强的负载能力。

第30页：7=1V三个PN结导通需

“0”1VVb1=0.3+0.7=1V三个PN结导通需2.1V+5VFR4R2R13kT2R5R3T3T4T1T5b1c1VVV······3.63.60.3二、工作原理T1深饱和T2截止T5截止1.输入有低电平（0.3V）时不足以让T2、T5导通

第31页：V高电平！····

+5VFR4R2R13kR5T3T4T1b1c1ABC“0”1Vuouo=5-uR2-ube3-ube43.6V高电平！····1.输入有低电平（0.3V）时(续)T1深饱和T2截止T5截止T3微饱和T4放大结论1:输入有低时,输出为高

第32页：输入全为高电平（

T1

倒置全饱和导通Vb1=2.1VVc1=1.4V全反偏1V截止+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC······2.输入全为高电平（3

VT1管

Ve1=3.6VVb1=2.1VVc1=1.4VT1管在倒置工作状态3.6VT2,T5管饱和导通,Vce2=0.3V所以

T3

放大Vb4=0.3V → T4

VT2

饱和T5

饱和T3

放大T4

第33页：V）时饱和

+5VFR2R13kT2R3T1T5b1c1ABC饱和uF=0.3V··2.输入全为高电平（3.6V）时(续)饱和3.6VT1:倒置T2:饱和T5:饱和T3:放大T4:截止结论2:输入全高时,输出为低T5饱和,Vce5=0.3V

第34页：工作原理小结

工作原理小结:1.输入有低电平（0.3V）时VF=3.6V2.输入全为高电平（3.6V）时VF=0.3VT1:倒置T2:饱和T3:放大T4:截止T5:饱和T1深饱和T2截止T3微饱和T4放大T5截止3.逻辑功能

第35页：TTL集成电路的外特性

• TTL集成电路的外特性：电压传输特性VO=f(Vi)输入/输出特性VOH输出高电平，VOL输出低电平，VOFF关门电平，VON开门电平：VT门坎电平，噪声容限：VNH，VNL。⒈输入伏安特性ii=f（Vi）⒉输入负载特性Vi= f（Ri）开门电阻RON，关门电阻ROFF⒊输出特性Vo= f（io）
• 输出低电平，
• 输出高电平
• 输入短路电流IIS
• 输入漏电流IIH
• 灌电流
• 拉电流
• 扇出系数

第36页：电压传输特性

三、电压传输特性ViVo&VVVCC输出电压VO随输入电压Vi变化的关系曲线，即VO=f(Vi)。测试电路传输特性曲线V0(V)Vi(V)1233.6VBCDE0.6V1.4V0A⒈电压传输特性

第37页：V与非门输入全高时

几个参数VOH输出高电平

VOL输出低电平

Vo＝VOH产品规范值

VOH≥2.4V典型值

V标准高电平

VOH=VSH=2.4V与非门输入全高时，Vo＝VOL产品规范值

V典型值

VOL＝0.3V标准高低平

第38页：V与非门在保证输出为低电平时

几个参数（续）VOFF关门电平：VON开门电平：VT门坎电平：与非门在保证输出为高电平时，允许的最大输入低电平值。VOFF＝0.8V与非门在保证输出为低电平时，允许的最小输入高电平值。VON＝2 V此时输入有低此时输入全高

第39页：噪声容限

⒊噪声容限VSHVONVOFFVSLVNHVNL1100定义：高电平噪声容限VNH＝VSH－VON＝2.4－2＝0.4V低电平噪声容限VNL＝VOFF－VSL＝0.8－0.4V＝0.4V在保证输出高、低电平性质不变的条件下，输入电平的允许波动范围称为输入端噪声容限。

第40页：输入/输出特性

四、输入/输出特性⒈输入伏安特性：输入电压与输入电流之间的关系曲线，即ii=f（Vi）+5VR2R13kT2T1ViIR1Ii-1.4mA1.4V3.6VIISIIH=50μA测试电路特性曲线

第41页：输入伏安特性(续1)

输入伏安特性(续1)⑴输入短路电流IISVi= 0V时由输入端流出的电流。+5VR2R13kT2T1ViIR1IiIIS-1.4mAVi= 0～1.4V时,IC1变化很小,Ii的绝对值也只略有减少。×3.6V1.4V设定正方向输入有低,T2截止。

第42页：输入伏安特性(续2)

输入伏安特性(续2)⑵输入漏电流IIH（输入高电平电流）+5VR2R13kT2T1ViIR1Ii-1.4mAIC1假定正方向Vi= 3.6V时,由输入端流入的电流。IIH=50μA3.6VIIS1.4VIIHVi=1.4V时, T5开始导通，IC1迅速增大→Ii迅速减小。= 3.6V

第43页：灌电流

条件：前级输出为低电平。R1T1+5V前级后级对前级而言，电流灌入，称灌电流，约1.4mA（＝IIS）+5VR2R13kT2R3T1T5b1c1···输入伏安特性(续3)⑶灌电流

第44页：拉电流输入伏安特性(续4)条件

R1T1+5V前级后级反偏+5VR4R2R5T3T4·····⑷拉电流输入伏安特性(续4)条件：前级输出为高电平。对前级而言，电流流出，称拉电流，约50μA（＝IIH）3.6V

第45页：输入负载特性ViR

即输入端通过电阻R接地时的特性输入端“1”,“0”？+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC·······⒉输入负载特性ViR

第46页：V时,相当输入低电平

Vi<VT=1.4V时,相当输入低电平，所以输出为高电平。R较小时R增大时R→Vi→=VT时，输入变高，输出变低电平。此时Vi≡1.4V。1.4VR0+5VR13kT1ABCRViVi=VT时，T2、T5导通，Vb1＝2.1V,使Vi钳在1.4V。R单位: KΩ

第47页：TTL输入与输出特性

1.悬空的输入端（Ri＝∞）相当于接高电平。2.为了防止干扰，可将悬空的输入端接高电平（如Vcc）。说明

第48页：开门电阻

开门电阻RON关门电阻ROFF在保证与非门输出为低时，允许输入电阻R的最小值。在保证与非门输出为高时，允许输入电阻R的最大值。RON＝2 KΩROFF＝0.8 KΩ当RI≥RON时，相当输入高电平。当RI≤ROFF时，相当输入低电平。

第49页：TTL输入与输出特性

&ABYR&ABYV1V23.6VA&BYV1V2

第50页：输出为低,灌电流负载

• 输出特性
• 输出低电平说明:
• 输出为低,灌电流负载。ILFT4T5RLVCCIL0VOL20mA0.4V
• T5饱和,Rce5很小,故IL上升时,VOL上升很慢,基本呈线性关系。
• 当VOL＞VSL＝0.4V后，低电平输出逻辑关系被破坏,故IL灌受限制。

第51页：输出为高,拉电流负载

• 输出高电平+5VFR4R5T3T4T5RLIL说明:
• 输出为高,拉电流负载。
• IL较小时,T3处在浅饱和区(VCE3较大)，IL↑→IR4↑→VR4↑→VCE3↓→VO基本不变。
• 当IL＞5mA后,T3进入饱和区，VCE3＝VCES3保持不变，VO随IL上升而下降。IL0VO3.6V2.4V20mA5mAIR4
• 当VOL＜VSH＝2.4V后,高电平输出逻辑关系被破坏,故IL拉受限制。

第52页：扇出系数因IL拉受限制

门电路输出驱动同类门的个数+5VR4R2R5T3T4T1前级T1T1前级输出为高电平时—拉电流负载。····IiH1IiH3IiH2IOH·⑶扇出系数因IL拉受限制，故负载数量有限。

第53页：灌电流

+5VR2R13kT2R3T1T5b1c1前级IOLIiL1IiL2IiL3前级输出为低电平时—灌电流负载。····因IL灌受限制，故负载数量有限。

第54页：一般与非门的扇出系数为8

一般与非门的扇出系数为8。由于IOL、IOH的限制，每个门电路输出端所带门电路的个数有限，一般N灌＞N拉。

第55页：主要性能

⑴工作速度tuiotuoo50%50%tpd1tpd2平均传输时间⒈主要性能五、主要性能和主要参数改进措施主要取决于存储时间ts，5管门电路tpd＝40ns有源泄放抗饱和电路(自学)

第56页：主要性能

• 主要性能（续）
• 负载能力：
• 空载功耗:
• 抗干扰能力:扇出系数N＝8低电平抗干扰能力VNL＝0.4V高电平抗干扰能力VNH＝0.4V截止功耗POFF:较小导通功耗PON:较大,PON=几十毫瓦
• 工作速度:典型tpd＝40ns⒉主要参数:自学

第57页：TTL系列说明发展方向

⒊TTL系列说明发展方向:S:抗饱和L:低功耗H:高速A:先进工艺通用系列74系列54系列军品:-55℃～125 ℃工品:-40℃～85 ℃民品: 0℃～75 ℃TTL10ns/10mw7400HTTL6ns/22mw74H00STTL3ns/19mw74S00ASTTL1.5ns/19mw74AS00LTTL33ns/1mw74L00LSTTL10ns/2mw74LS00ALSTTL4ns/1mw74ALS00高速、低功耗

第58页：集电极开路门OC门

六、二种特殊门F&AB&&CDF1F2&AB&CDF1F2

第59页：TTL

+5VFR4R2R5T3T4····FT2R3T5·问题：两个TTL门输出端能否直接相连？

第60页：集电极开路门(OC门)

+5VFR4R2R13kT2R5R3T3T4T1T5b1c1六、二种特殊门⒈集电极开路门(OC门)⑴电路无T3,T4VCC2RL负载电阻VCC11.正常使用时，输出端必须外接负载电阻RL。2. VCC1和VCC2可以不等。集电极悬空普通门电路集电极开路门电路

第61页：符号&ABCF

FABC&⑵符号&ABCF

第62页：OC门的用途1)实现“线与”功能

&&&VCCF1F2F3FF=F1F2F3RL输出级··VCCRLT5T5T5··F直接将两个逻辑门的输出连接起来，实现与的逻辑功能。⑶OC门的用途1)实现“线与”功能

第63页：集电极开路门OC门

F=F1F2F3?任一导通F=0VCCRLF1F2F3F··(1)F1，F2，F3有低电平时

第64页：全部截止F=1F=F1F2F3?所以

全部截止F=1F=F1F2F3?所以：F=F1F2F3VCCRLF1F2F3F··(2)F1，F2，F3全部高电平时

第65页：2)电平转移功能TTL电平“1”→

2)电平转移功能TTL电平“1”→3.6V“0”→0.3V转移电平“1”≈10V“0” ≈ 0V&VCC2=10VF1F·RLVCC1=5V

第66页：OC门与截止

⑷上拉电阻RL的确定RL的取值范围根据其所带负载而定。VOH(min)≤VCC-RLIRL(VIH(min))如图所示电路，假设输出都为高电平时如果RL取值太大，则RL上的分压太大，可能使负载的输入被拉低到规定值以下，引起逻辑错误。这里必须限制RL的最大值。A1B1&AnBn&&&VCCnm…………IOHIOHIIHIIHIRLIOH：OC门的截止漏电流RLRL≤VCC-VOH(min)mIIH+nIOH

第67页：集电极开路门OC门

假设有一个输出是低电平IOLIISIRLVOL(max)≥VCC－IRLRL(VIL(max))IRL=IOL－mIIS如果RL太小，RL上的电压降不够，则会使输出的低电平被抬高到规定值以上，出现逻辑错误。A1B1&AnBn&&&VCCnm…………IIS:输入为低电平时的电流，也称短路电流此处没有n，因为前级只要有一个门输出为低，线与结果即为低。RL≥VCC-VOL(max)IOL-mIIS

第68页：例：求上拉电阻大小IOH=200μA

例：求上拉电阻大小IOH=200μA; IOL=16mAIIS=1mA; IIH=40μAVCC=5V; VOH(min)=3V; VOL(max)=0.4VRL≤(VCC-VOH (min)) / (3IIH+2IOH)=(5-3)/(3×0.04+2×0.2)=3.85(kΩ)RL≥(VCC-VOL (max))/(IOL-3IIS)=(5-0.4)/(16-3×1)=0.35(kΩ)RL在允许的范围以内应该尽可能得取较小的值，这样可以提高门电路的开关速度。

可以取RL=1kRL≥VCC-VOL(max)IOL-mIISRL≤VCC-VOH(min)mIIH+nIOHVCC&&&&&

第69页：三态门电路通常数字逻辑是二值的

⒉三态门电路通常数字逻辑是二值的，即仅0，1值，其所对应电路的输出电平是高、低两种状态。在实际电路中，还有一种输出为高阻抗的状态(既非高电平又非低电平的状态)，被称之为第三状态。于是数字电路的输出就有：0、1和Z（高阻）的三种状态。具有这种功能输出的电路称三态逻辑电路或称三态门电路。

第70页：电路E称为控制端、使能端

+5VFR4R2R1T2R5R3T3T4T1T5AB······DE··⑴电路E称为控制端、使能端

第71页：原理E··结论

1截止+5VFR4R2R1T2R5R3T3T4T1T5AB······⑵原理E··结论：E＝1时，电路具备自身逻辑功能E=1

第72页：原理E··

截止截止高阻态+5VFR4R2R1T2R5R3T3T4T1T5AB······⑵原理（续）E··0.3导通结论：E＝0时，电路输出为高阻状态。F＝Z（高阻）1V1VE=0

第73页：功能表低电平起作用

功能表低电平起作用⑶符号高电平起作用功能表&ABF&ABF

第74页：分时控制各个门的CS端

分时控制各个门的CS端，就可以让各个门的输出信号分别进入总线。同一时刻，只允许一个门进入总线。其他门必须保持为高阻状态⑷三态门用途００1……总线&A3B3CS3&A2B2CS2&A1B1CS1&A4B4注意和OC门线与的区别！！——总线连接电路

第75页：两个三态门组成的电路

两个三态门组成的电路，门1为低电平使能门2为高电平使能——实现数据的双向传输E=0，门1导通，门2禁止，数据从A→BE=1，门2导通，门1禁止，数据从B→A⑷三态门用途（续）

第76页：CMOS集成门电路知识复习

• CMOS集成门电路知识复习：
• MOS管分类PMOS管:结构简单,工作速度低,负电源工作。NMOS管:工艺复杂，正电源工作。CMOS管:PMOS管和NMOS管组成互补电路。
• 工作区TTL:截止放大饱和CMOS:截止饱和非饱和相当开关电路:断开接通

第77页：MOS管与CMOS反相器

⒊符号及导通条件SDGVPPMOS管VGS＜VTP时导通取:VTP=－2VVNDSGNMOS管VGS＞VTN时导通取:VTN=2V即:|VGS|＞|VTP|=2V时导通

第78页：扇出系数大

• 静态功耗小。（约10μW）
• 允许电源电压范围宽。（318V）
• 扇出系数大。（带同类负载N≥50）
• 抗噪容限大。（Vth=1/2VDD）⒋CMOS电路的特点最大提供电流1.5mA
• 速度较低。（tpd=40nS）CMOS电路导通时阻抗较大（>1KΩ），由于分布电容Co的存在，电平高低变化时充放电较慢，影响其工作速度。

第79页：NMOS管驱动管PMOS管负载管

NMOS管驱动管PMOS管负载管一、CMOS反相器VDDAFSPDNGPVPVNDPSNGN漏极相连做输出端PMOS管的衬底总是接到电路的最高电位NMOS管的衬底总是接到电路的最低电位柵极相连做输入端⒈电路

第80页：工作原理设VDD＝10V

A=1导通截止V０=0V即F＝0VDDAFVPVN⒉工作原理设VDD＝10V，A＝1时，VA＝10VA＝0时，VA＝0 VVgsP=0 VVgsN=10 V

第81页：MOS管与CMOS截止

⒉工作原理（续）A=0截止导通V０=10V即F＝1VDDAFVPVN设VDD＝10V，A＝1时，VA＝10VA＝0时，VA＝0 VVgsP=－10 VVgsN=0 VA VPVNF0导通截止11截止导通0结论：

第82页：电压传输特性AB段

VDDCDAB1/2VDD1/2VDDVDDOvOvIVTPVTN⑴电压传输特性AB段：VP导通，VN截止。VO=VOH≈VDDCD段：VN导通，VP截止。VO=VOL≈0CMOS反相器的电压传输特性接近于理想的反相器。BC段：VP、VN都导通，VP、VN内阻变化，VO=VDD→0⒊电压电流传输特性VDDAFVPVN

第83页：电流传输特性

电流传输特性

ABCD1/2VDDVDDvIiDOVTNVTPAB段、CD段

BC段

VP、VN两管都导通，工作在饱和区（放大状态），VI=1/2VDD时电阻最小，电流达到最大值

第84页：？思考

？思考：图示电路中，输入端A具有怎样的逻辑值。（＝1？或＝0？）VDDAFRVPVN

第85页：电路负载管并联驱动管串联

二、CMOS与非门(自学)VDDVP2VP1VN2VN1ABF⒈电路负载管并联驱动管串联

第86页：CMOS与非门与或截止

⒉工作原理VDDVP2VP1VN2VN1ABFA=0,B=0:设VDD＝10V，A＝B＝1时，VA＝VB＝10VA＝B＝0时，VA＝VB＝0 VVgsP1=VgsP2=－10 VVgsN1=VgsN2=0 VVN1、VN2：截止VP1、VP2：导通F=1001

第87页：CMOS与非门与或截止

⒉工作原理VDDVP2VP1VN2VN1ABF设VDD＝10V，A＝B＝1时，VA＝VB＝10VA＝B＝0时，VA＝VB＝0 VA=0,B=0:VN1、VN2：截止VP1、VP2：导通F=1A=0,B=1:VN1、VP2：导通VP1、VN2：截止F=1011

第88页：CMOS与非门与或截止

⒉工作原理VDDVP2VP1VN2VN1ABF设VDD＝10V，A＝B＝1时，VA＝VB＝10VA＝B＝0时，VA＝VB＝0 VA=0,B=0:VN1、VN2：截止VP1、VP2：导通F=1A=0,B=1:VN1、VP2：截止VP1、VN2：导通F=1101A=1,B=0:VP1、VN2：导通VN1、VP2：截止F=1

第89页：CMOS与非门与或截止

⒉工作原理VDDVP2VP1VN2VN1ABF设VDD＝10V，A＝B＝1时，VA＝VB＝10VA＝B＝0时，VA＝VB＝0 V110A=0,B=0:VN1、VN2：截止VP1、VP2：导通F=1A=0,B=1:VN1、VP2：截止VP1、VN2：导通F=1A=1,B=0:VP1、VN2：截止VN1、VP2：导通F=1A=1,B=1:VP1、VP2：截止VN1、VN2：导通F=0

第90页：工作原理逻辑关系

⒉工作原理（续）逻辑关系:A BVP1VP2VN1VN2Y0 0导通导通截止截止10 1截止导通导通截止110导通截止截止导通11 1截止截止导通导通0负载管驱动管

第91页：CMOS或非门(自学)

三、CMOS或非门(自学)⒈电路VDDVP2VP1VN2VN1ABF负载管串联驱动管并联

第92页：CMOS与非门与或截止

⒉工作原理VDDVP2VP1VN2VN1ABF设VDD＝10V，A＝B＝1时，VA＝VB＝10VA＝B＝0时，VA＝VB＝0 VA=0,B=0:VP1、VP2：导通F=1VN1、VN2：截止VgsN1=VgsN2=0 VVgsP1=VgsP2=－10 V001

第93页：CMOS与非门与或截止

⒉工作原理VDDVP2VP1VN2VN1ABF设VDD＝10V，A＝B＝1时，VA＝VB＝10VA＝B＝0时，VA＝VB＝0 VA=0,B=0:VP1、VP2：导通F=1VN1、VN2：截止010A=0,B=1:VN1、VP2：截止VP1、VN2：导通F=0

第94页：CMOS与非门与或截止

⒉工作原理VDDVP2VP1VN2VN1ABF设VDD＝10V，A＝B＝1时，VA＝VB＝10VA＝B＝0时，VA＝VB＝0 V100A=0,B=0:VP1、VP2：导通F=1VN1、VN2：截止A=0,B=1:VN1、VP2：截止VP1、VN2：导通F=0A=1,B=0:F=0VP1、VN2：截止VN1、VP2：导通

第95页：CMOS与非门与或截止

⒉工作原理VDDVP2VP1VN2VN1ABF设VDD＝10V，A＝B＝1时，VA＝VB＝10VA＝B＝0时，VA＝VB＝0 V110A=0,B=0:VP1、VP2：导通F=1VN1、VN2：截止A=0,B=1:VN1、VP2：截止VP1、VN2：导通F=0A=1,B=0:F=0VP1、VN2：截止VN1、VP2：导通A=1,B=1:VP1、VP2：截止VN1、VN2：导通F=0

第96页：工作原理逻辑关系

⒉工作原理（续）逻辑关系:A BVP1VP2VN1VN2Y0 0导通导通截止截止10 1导通截止截止导通010截止导通导通截止01 1截止截止导通导通0负载管驱动管

第97页：电路栅极（g）

四、CMOS传输门(TG)由两个对称的MOS管组成。传输模拟信号的模拟开关：VO≈VI+5V-5VVPVNCCvIvOvIvOCCTG1.电路栅极（g）：控制端源极（S）：输入漏极（D）：输出符号：ggSD

第98页：工作原理

⒉工作原理⑴C=－5V , C= +5V:所以：VP，VN都截止。即：VI无论如何变化，VI,VO之间呈现高阻状态，传输门断开。设:VI＝－5V～＋5V－5V5V+5V-5VVPVNCCvIvOgsgVP: VGSP≤VTP=－2VVN: VGSN≥ VTN=2V导通条件

第99页：工作原理（续1）

⒉工作原理（续1）⑵C=＋5V , C=－5V:设:VI＝－5V～＋5V5V－5VVN导通VN截止VP截止VP导通VI＝－5V～＋3VVI＝＋3V～＋5VVI＝－5V～－3VVI＝－3V～＋5V+5V-5VVPVNCCvIvOgsgVP: VGSP≤VTP=－2VVN: VGSN≥ VTN=2V导通条件

第100页：CMOS传输门与系截止

导通截止＋3V＋5V－5V截止导通－5V－3V＋5V⒉工作原理（续2）vI0VN管VP管结论：C=＋5V , C=－5V时，在vI＝－5V～＋5V范围内，VN和VP总有一个管子导通，所以VO≈VI。

第101页：由CMOS反相器和CMOS传输门组成

• CMOS双向模拟开关TGCvI/vOvO/vICvI/vOvO/vISW
• 由CMOS反相器和CMOS传输门组成
• MOS管结构对称，漏极和源极可以互换,CMOS具有双向传输特性。
• 功能：C＝1时，传输门导通，内阻R＝1KΩ。C＝0时，传输门截止，内阻R＝109Ω。1
• 运用：双向传输模拟信号。

第102页：CMOS系列器件4000系列

五、CMOS系列器件4000系列:基本CMOS门电路4000B / 4500 / 5000系列:改进CMOS门电路74HC/74HCT系列:高速CMOS门电路，引脚与TTL兼容Bi-CMOS (74BCT)系列门电路:输入部分使用CMOS电路，输出部分使用TTL电路，同时具有CMOS门电路的低功耗和TTL电路的高速度，兼容TTL门电路，传输延迟可以低到1ns以下。CC4011中国造MC4011美,摩托罗拉CD4011美,无线电公司HD4011日,日立公司（4011：2输入端4与非门）

第103页：逻辑门电路应用中的几个问题

六、逻辑门电路应用中的几个问题⑴接口的原则：无论何种门电路互连，都需要满足电压和电流的接口条件。驱动门(前)负载门(后)电压接口电流接口VOH> VIHVOL< VILIOL> nIIL灌电流IOH> n’IIH拉电流1.CMOS门电路与TTL门电路的接口

第104页：逻辑门电路应用中的几个问

以上数据是在VCC=VDD=+5V时的值

第105页：TTL与CMOS

⑵TTL门驱动CMOS门TTL的输出高电平和CMOS的输入高电平不匹配。1）VDD≈VCC时，外加上拉电阻，把VOH(TTL)拉上来，达到VIH(CMOS)的要求外加上拉电阻后，TTL门在输出高电平时T4,T5都截止VOH=VDD-R (IO+IIH)其中Io是T5截止时的漏电流IO,IIH都很小所以，R一般为1k~4.7k即可。此时VOH被提升到接近VDD。VDDRIOVCCR4R5T3T4T5IIH

第106页：需要上拉到比较高的电压

需要上拉到比较高的电压，普通TTL门电路不能承受。如VDD=15V,则VIH约11V。这种情况可以使用OC门加上拉电阻的方法实现。计算方法如前。VCCT2T3VDD还可以使用专门的接口电路如CC40109:74HCT系列CMOS逻辑门电路VIH=2V，可以直接驱动2）VDD>>VCC时ROC门CMOS门

第107页：逻辑门电路应用中的几个问

3）加晶体管驱动VDDVCCR4R5T3T4T5RCRbTT：采用NPN管，β＞100RC：500Ω～1.5K ΩRb：4.7K Ω～10K Ω

第108页：CMOS与TTL

⑶CMOS门驱动TTL门IOL(CMOS)<IIL(TTL)，电流不匹配1)并联若干驱动门增加其电流负载能力。2)使用CMOS驱动器，例如IOL>3.2mA的CC4010，IOL>16mA的CC40107等。3)使用分立元件自行搭制电流放大电路（电路同前）。4）74HCT/74HC系列CMOS门电路可以直接驱动TTL门电路。

第109页：门电路驱动其它负载

⒉门电路驱动其它负载⑴驱动LEDTTL门电路IOH很小,不适于用拉电流驱动。关键是要向LED提供足够的电流，才能使LED点亮设LED需要的点亮电流为ID。拉电流:灌电流：R=?拉电流驱动1VCCR=?灌电流驱动1

第110页：加晶体管驱动LEDVCCR1RbTT

加晶体管驱动LEDVCCR1RbTT：采用NPN管，β＞100R：200 Ω～500ΩRb：4.7K Ω～10K Ω

第111页：感性负载主要指继电器

感性负载主要指继电器，主要是驱动电流能力不足。1）可以使用门电路并联的方法。2）常用晶体管驱动。1RbTVCC继电器RT：采用NPN管，β＞100R：根据选择的继电器来决定Rb：4.7K Ω～10K Ω反并联二极管防止继电器断开时产生高反压而损坏器件。⑵驱动感性负载

第112页：多余端处理防止干扰信号引入、稳定可靠

⒊多余端处理防止干扰信号引入、稳定可靠；不改变电路的工作状态。TTL门电路悬空相当于接高电平；CMOS门电路输入悬空会由于干扰破坏原来的逻辑状态。常用方法：与输入（与门、与非门、与或非门）：接高电平（VCC）并联悬空（TTL）或输入（或门、或非门）：接地电平（GND）原则：

第113页：CMOS器件应用注意

• CMOS器件应用注意
• 焊接时人体及工具（电烙铁）要求接地。
• 采用绝缘栅工艺，易感应电荷，导致器件击穿，不要触摸管脚，尤其不要摩擦。

第114页：本章要求

本章要求：1.熟练掌握各种门的功能、外特性、主要性能参数（速度、负载能力、抗干扰能力、功耗）。2.熟练掌握特殊门（OC门、三态门、传输门）的特点、用途。3.了解各种门的结构原理。作业：3－13－5（F2、F4）3－6思考：3－83－9本章完

第115页：集电极开路门(OC门)

+5VFR4R2R13kT2R5R3T3T4T1T5b1c1⒈集电极开路门(OC门)⑴电路无T3,T4VCC2RL负载电阻VCC1

第116页：P78题图

例1、P78题图3.7X或Y＝1时→V5截止、V6饱和→F＝0+5VFV2V5V1V6AB·V3CDV4XYX＝Y＝0时→V5饱和、V6截止→F＝1VD

第117页：例2求解过程

例2 P80题图3－13 (b)VDDVP2VP1VN2VN1A’B’F2’11ABF21

第118页：例2求解过程

例2 P80题图3－13 (a)VDDVP2VP1VN2VN1A’B’F1’11AB1F11