05 第二章 门电路.pptx

第1页：门电路概述

门电路

实现基本逻辑运算和复合逻辑运算的单元电路。

两种电平

门电路的输入、输出电平分为高电平与低电平，分别对应逻辑电路的 1 与 0 状态。

• 正逻辑：1 代表高电平，0 代表低电平
• 负逻辑：0 代表高电平，1 代表低电平

第2页：门电路的分类与学习重点

按制造工艺不同可分为两大类：

• 单极型：一种载流子（多子）导电，噪声小、温度稳定性好
• 双极型：两种载流子（多子与少子）导电，噪声较大、温度稳定性较差

门电路中晶体管均工作在开关状态。先介绍晶体管与场效应管的开关特性，再介绍两类门电路。注意：各种门电路的工作原理只要求一般掌握，而外部特性和应用才是重点。当代门电路（所有数字电路）均已集成化。

第3页：二极管的开关特性

第二节 半导体二极管和三极管的开关特性。一、二极管的开关特性：

• 开关电路举例
• 静态特性：伏安特性与等效电路

在数字电路中重点在于判断二极管的开关状态，因此必须把特性曲线简化。输入信号慢变化时的特性有三种简化方法（见右侧电路图）。

第4页：二极管特性的简化方法

二极管伏安特性的三种简化方法：第一种按理想开关处理，第二种计入约 0.5 V 的门槛电压，第三种取导通压降 V_ON = 0.7 V 的固定压降模型。

第5页：二极管的动态特性

当外加电压突然由正向变为反向时，二极管会短时间继续导通，这段时间用 t_re 表示，称为反向恢复时间，属于输入信号快变化时的特性。

它是由于二极管正向导通时 PN 结两侧的多数载流子扩散到对方形成电荷存储所引起的。

第6页：双极型三极管的开关特性

二、半导体三极管的开关特性。（一）双极型三极管的开关特性：静态特性可用输入特性与输出特性描述。基本开关电路如图所示，可用图解法分析电路。

第7页：三极管的三种工作状态

其中 I_BS = (V_CC − V_CE(sat)) / (β R_C)。

第8页：三极管的动态特性

当输入信号使三极管在截止与饱和两种状态之间迅速转换时，三极管内部电荷的建立和消散都需要时间，因而集电极电流的变化滞后于输入电压的变化，导致输出电压也滞后于输入电压的变化，也可理解为三极管的结电容在起作用。

注意：三极管饱和越深，由饱和到截止的延迟时间越长。本页同时给出饱和时与截止时的等效电路。

第9页：MOS 管的工作原理

（二）MOS 管的开关特性。MOS 管（Metal-Oxide-Semiconductor Field-Effect Transistor）称为金属—氧化物—半导体场效应管或绝缘栅场效应管，三个电极为源极 Source、漏极 Drain 与栅极 Gate。

当 v_GS 大于 V_GS(th) 时出现导电沟道（反型层），导电沟道将源区和漏区连成一体，此时在 D、S 间加电压就形成漏极电流 i_D。V_GS(th) 称为开启电压，与管子构造有关。沟道越厚，导通电阻 R_ON 越小，因此可用栅源电压控制漏极电流，MOS 管因此被称为电压控制器件。本页以 N 沟道增强型场效应管为例说明。

第10页：MOS 管的输出特性

• V_DS = 0 V 时出现沟道；V_DS 增加则沟道倾斜（阻值增加）；当 V_GD = V_GS(th) 时沟道夹断；V_DS 再增加时夹断点向源区移动而 i_D 不变
• 恒流区中 i_D 只受 v_GS 控制，其关系式对应的曲线称为转移特性

它也有三个工作区：截止区、可变电阻区与恒流区。设 V_GS(th) = 2 V、v_GS = 5 V，同理可求出栅源电压为 4 V 和 3 V 时的夹断点。输入特性可不讨论。

第11页：MOS 管的基本开关电路

当 v_I = V_DD 时 MOS 管导通，工作在可变电阻区，因 R_ON 小于 1 kΩ 可认为输出接近 0；当 v_I = 0 V 时 MOS 管截止，输出 v_O = V_DD。

第12页：MOS 管的开关等效电路

静态特性对应三个工作区，等效电路如图，其中 C_I 为栅极输入电容，约为几皮法。动态特性表现为延迟作用：由于是单极型器件，没有电荷存储效应，动态情况下主要是输入电容和负载电容起作用，使漏极电流和漏源电压都滞后于输入电压的变化，其延迟时间比双极型三极管还要长。

第13页：MOS 管的四种类型

• (1) N 沟道增强型
• (2) P 沟道增强型
• (3) N 沟道耗尽型
• (4) P 沟道耗尽型

增强型管对应开启电压，耗尽型管对应夹断电压。本页给出 P 沟道增强型管的符号与特性。

第14页：MOS 管四种类型符号

本页集中给出 N 沟道增强型、P 沟道增强型、N 沟道耗尽型与 P 沟道耗尽型四种 MOS 管的图形符号，便于对照记忆沟道与衬底箭头的方向。

第15页：MOS 管的两种符号体系

本页给出 MOS 场效应管的两种符号：NMOS 场效应管与 PMOS 场效应管各有一种国际符号与一种常用符号，四个电极分别为栅极 G、漏极 D、源极 S 与衬底 B。

第16页：二极管与门

第三节 最简单的与、或、非门电路。这些电路有严重缺点，集成电路中并不使用，但有助于理解集成门的工作原理。

一、二极管与门。设 V_CC = 5 V，V_IH = 3 V，V_IL = 0 V：

缺点：电平有偏移，负载能力差。

第17页：二极管或门

二、二极管或门。

第18页：三极管非门

三、三极管非门。已知 V_CC = 5 V，V_EE = −8 V，R1 = 3.3 kΩ，R2 = 10 kΩ，β = 20，V_CE(sat) = 0.1 V，V_IH = 5 V，V_IL = 0 V。

• v_I = 0 V（小于 0 V）时 T 截止，v_O = V_CC = 5 V
• v_I = 5 V 时可判断 T 导通

求解方法有两种：方法 1 求基极回路的戴维南等效电路，方法 2 直接求解。

第19页：三极管非门的饱和判断

由 i_B = i₁ − i₂ 求得基极电流，与临界饱和基极电流 i_BS 比较：i_B > i_BS，三极管进入深饱和，输出 v_O = V_CE(sat) ≈ 0 V。

第20页：TTL 门电路概述

第四节 TTL 门电路。一、TTL 反相器的电路结构和工作原理。1961 年美国德克萨斯仪器公司首先制成集成电路 Integrated Circuit（简称 IC）。集成电路的优点是体积小、重量轻、可靠性高、功耗低，目前单个集成电路上已能作出数千万个三极管而面积只有数十平方毫米。

• 按集成度分类：小规模 SSI、中规模 MSI、大规模 LSI、超大规模 VLSI
• 按制造工艺分类：双极型集成电路（介绍 TTL 电路）与单极型集成电路（介绍 MOS 电路）

TTL（Transistor-Transistor Logic）即三极管—三极管逻辑电路。

第21页：TTL 反相器的工作原理

以 74 系列非门为例，电路由输入级、中间倒相级与推拉式（push-pull，又称图腾柱 totem-pole）输出级组成。设 V_CC = 5 V，V_IH = 3.4 V，V_IL = 0.2 V。

• v_I = V_IL 时：T1 导通并深饱和，T2、T5 截止（T5 有漏电流可等效为大电阻），T4 导通，忽略 R2 压降可得 v_O = 5 − 1.4 = 3.6 V，即 V_OH
• v_I = V_IH 时：T1 的 BE 结截止、BC 结导通，T2、T5 导通而 T4 截止，T5 进入饱和，输出 v_O = 0.2 V

其中 T2 的 I_CS = (5 − 1) V / 1.6 kΩ = 2.5 mA，i_B = (5 − 2.1) V / 4 kΩ = 0.72 mA，β = 20，故 T2 饱和。

第22页：电压传输特性

二、TTL 反相器的静态特性。（一）电压传输特性：

• B 点 v_I = 0.6 V，AB 段称为截止区
• C 点 v_I = 1.3 V，BC 段称为线性区
• D 点 v_I = 1.4 V，CD 段称为转折区，其中点的输入电压称为阈值电压 V_TH
• DE 段称为饱和区

第23页：输入端噪声容限

• 高电平噪声容限：由设定的 V_OH(min) 定出 V_IH(min)
• 低电平噪声容限：由设定的 V_OL(max) 定出 V_IL(max)

对于 74 系列门电路，V_NH、V_NL 都不小于 0.4 V。

第24页：TTL 输入特性

• I_IL 称为输入低电平电流
• I_IS 称为输入短路电流，即 v_I = 0 V 时的输入电流
• I_IH 称为输入漏电流

输入为 0.2 V 与 3.4 V 时分别对应上述两种电流；输入电压为负时基本呈现保护二极管的伏安特性。输入电压小于 0.6 V 时计算 I_IL 的公式仍然成立（把 V_IL 换成 v_I 即可），是一直线方程。

第25页：输入端负载特性

使用时一般在输入端与地之间接入电阻 R_P。

• 当 v_I 小于 0.6 V 时，v_I 与 R_P 呈直线关系
• 当 v_I = 1.4 V 时 T2、T5 均已导通，T1 基极电位被钳在 2.1 V 而不再随 R_P 增加，v_I 也不再随 R_P 增加
• 当 R_P 较小时为直线方程

第26页：输入端电阻取值范围例题

例：计算图中电阻 R_P 的取值范围。已知 V_OH = 3.4 V，V_OL = 0.2 V，V_IH(min) = 2.0 V，V_IL(max) = 0.8 V，可查得 I_IH = 40 µA。

• v_O = V_OH 时要求 v_I ≥ V_IH(min)：V_OH − I_IHR_P ≥ V_IH(min)
• v_O = V_OL 时要求 v_I ≤ V_IL(max)：V_IL(max) ≥ V_OL + R_P(V_CC − V_BE − V_OL) / (R1 + R_P)

综合两种情况得 0.69 kΩ ≤ R_P ≤ 35 kΩ。对于 74 系列，当 R_P = 2 kΩ 时 v_I 就已达到 1.4 V。

第27页：TTL 输出特性

• 高电平输出特性：T4 饱和前 V_OH 基本不随 i_L 变化，T4 饱和后 V_OH 随负载电流增加线性下降，其斜率基本由 R4 决定。受功耗限制，74 系列门输出高电平时最大负载电流不超过 0.4 mA
• 低电平输出特性：T5 饱和，c-e 间等效电阻 r_ce 不超过 10 Ω，因此直线斜率很小

第28页：扇出系数计算例题

例：计算 G1 能驱动的同类门个数。设 G1 满足 V_OH = 3.2 V，V_OL = 0.2 V。

• G1 输出低电平时：N1 = 16 / 1 = 16
• G1 输出高电平时：手册规定最大允许输出电流 0.4 mA，每个负载门输入电流 I_IH 不超过 0.04 mA，故 N2 = 0.4 / 0.04 = 10

综合 N1、N2，应取 N = 10，N 称为门的扇出系数。

第29页：TTL 动态特性

三、TTL 反相器的动态特性。

• 传输延迟时间：延迟作用由晶体管的延迟时间、电阻以及寄生电容等因素引起，t_PLH 往往比 t_PHL 大，常用平均传输延迟时间 t_PD = (t_PLH + t_PHL) / 2 表示
• 交流噪声容限：指干扰信号作用时间短到与 t_PD 相近时的噪声容限，此时 t_W 越小，允许的干扰信号幅值越大

第30页：电源动态尖峰电流

静态电流：输出为低时 I_CCL = i_B1 + i_C2 = (5 − 2.1)/4 + (5 − 1)/1.6 = 3.2 mA；输出为高时 I_CCH = i_B1 = (5 − 0.9)/4 = 1 mA。

动态情况下会出现 T4 与 T5 同时导通的情况，特别是输出由低电平跳变为高电平时，使电源电流出现尖峰脉冲，此电流最大可达 30 多 mA。电源尖峰电流的不利影响：一是使电源平均电流增加，二是通过电源线和地线产生内部噪声。

第31页：TTL 与非门

四、其他类型的 TTL 门电路。（一）其他逻辑功能的门电路。1. 与非门：T1 为多发射极管，可等效为两个三极管。

• 输入全高时输出低电平
• 输入有低时输出高电平：设 A 端输入 0.2 V，则 T1 基极电位为 0.9 V，此时无论 B 端状态如何都不会影响 T1 基极电位，因此输出为高电平

如果输入全悬空，输出为低电平，因此输入悬空等效为输入高电平。

第32页：TTL 或非门

2. 或非门的原理可从两方面分析：

• 输入全低，输出为高：A 端为低电平使 T2 截止，B 端为低电平使 T2′ 截止，从而使 T5 截止，输出为高电平
• 输入有高，输出为低：若 A 端为高电平使 T2 导通，此时无论 T2′ 为何状态都不会使 T2 截止，因此 T5 一定导通，使输出为低电平

第33页：TTL 与或非门

3. 与或非门：在或非门的基础上增加与输入端，从而实现与或非逻辑，输出 Y = AB + CD。

第34页：TTL 异或门

4. 异或门：红框中的电路控制 T7 的状态，因此当 T7 截止时电路就是以 A、B 为输入的与非门；A、B 两输入端的高电平分别通过 T5 和 T4 使 T7 截止。

• 输入 A、B 有高电平时按与非门分析
• 当 A、B 全低时 T4、T5 全截止，使 T7 导通，输出低电平

由真值表（00 输出 0、01 输出 1、10 输出 1、11 输出 0）可得出该电路为异或门。

第35页：集电极开路门 OC 门

（二）集电极开路门（电路）Open Collector Gate，简称 OC 门。目的：将门的输出端并联，实现线与 Z = AB·CD。普通 TTL 门输出端并联时将产生过大的输出电流导致器件损坏（此电流可达 30 多毫安）。

• 使用时需外接电阻 R_L
• 当输入有低电平使 T5 截止时，只有很小的漏电流流入门内 T5 的集电极，可认为此时门的输出端处于高阻状态
• 电阻可接到其他电源，例如 SN7407 可接 30 V 电压

第36页：OC 门负载电阻上限

图中电阻 R_L 以下的连线称为总线，这是用集电极开路门连成总线结构的典型电路，其中负载电阻 R_L 只需用一个，总线电位用 v_O 表示。分 v_O = V_OH 与 v_O = V_OL 两种情况讨论。

当 v_O = V_OH 时：I_RL = n I_OH + m I_IH，用上式求出 R_L 的最大值。

第37页：OC 门负载电阻下限

当总线为低电平 V_OL 时：I_RL + I_OL(max) = I_IL，即 I_L = I_RL + I_OL(max)，由上式求出 R_L 的最小值。只有一个门输出低电平是最不利情况。

R_L 在求出的范围内取值：取值偏大会降低工作速度，取值偏小会增加电源功耗。为提高速度必须保持输出高电平时的低内阻特性，从而引出三态输出门 TS。

第38页：三态输出门

（三）三态输出门电路 Three-State Output Gate，简称 TS 门。EN 为使能端，高电平有效。

• EN 为高电平时：若 A、B 都为高电平，二极管 D 截止对电路无影响，输出为低电平；若 A、B 中有低电平，T2、T5 截止，二极管 D 导通，T4 基极电位被钳在 4.3 V，T4 导通，输出高电平但电位为 2.9 V
• EN 为低电平时：T5 截止，T4 基极电位被钳在 1 V 因而 T4 也截止，输出端出现高阻状态

若 EN 端只有一个非门，则为低电平有效。

第39页：三态门的总线应用

在总线传输方面的应用：接成总线方式时，在 n 个 EN 端中每次最多只能有一个有效。图中还给出用三态门构成双向总线的接法。

第40页：74H 高速系列

四、TTL 电路的改进系列。（一）74H 系列：除 74 系列外，TTL 电路还有 74H、74S、74LS、74AS 和 74ALS 等系列。74H 又称为高速系列，各改进系列都围绕提高速度和降低功耗两点进行：减小电阻值可提高速度，但会明显增加功耗。

74H 系列各电阻值明显小于 74 系列，加上采用了复合管 T3、T4，因此速度明显提高，但功耗增大更明显。可参考表 2.4.1，表中 dp 积是延迟—功耗积（Delay-Power Product），可用于衡量门电路的综合指标。

第41页：74S 肖特基系列

（二）74S 系列又称为肖特基系列。与 74H 系列相比有两点改进：

• 使用肖特基势垒二极管 Schottky Barrier Diode，简称 SBD
• 采用有源泄放电路

SBD 的特点是导通压降 0.4—0.5 V、无电荷存储、工艺与 TTL 兼容。使用 SBD 后三极管不会进入深饱和状态，从而提高速度。

第42页：有源泄放电路

T6 与 R_B、R_C 构成有源泄放电路，其作用有二：提高速度、改善电压传输特性。

• 当 T2、T5 由截止转入导通时，T5 早于 T6 导通，加速 T5 导通，缩短 t_PHL
• 当 T2、T5 由导通转入截止时，处于饱和的 T6 为 T5 基极提供反向泄放电流，加速 T5 截止，缩短 t_PLH

有源泄放电路还改善了电压传输特性，因为有了 T6 之后 T2 不再先于 T5 导通。

第43页：74LS 低功耗肖特基系列

（三）74LS 系列特点：

• 增加电阻值以减小功耗
• 使用 SBD 以提高速度
• 采用有源泄放电路以提高速度
• 将 T1 改为 SBD 与门以提高速度
• 增加 D3、D4 以提高速度

缺点：传输特性曲线转折区左移使阈值电压 V_TH 降为 1.1 V 左右，输出低电平偏高，最大可达 0.5 V。74S 系列也具有这一缺点。

第44页：TTL 改进系列电路图

本页以电路图形式展示 TTL 改进系列（74LS 等）中各改进元件在电路中的具体位置，包括肖特基二极管、有源泄放网络与新增二极管等。

说明：本页源文件仅提取到页码，正文内容为电路图，建议对照原课件图片补充要点说明。

第45页：多余输入端的处理

以与非门为例，欲实现 Y = AB = A，显然应使 B = 1，方法有：

• 接高电平
• 接 V_CC
• 悬空
• 接大电阻，大于 2 kΩ
• 与 A 端并联

若为或非门，情况则不同。

第46页：CMOS 反相器工作原理

第六节 CMOS 门电路。一、反相器（非门）。（一）工作原理：N 沟道管开启电压 V_GS(th)N 记为 V_TN，P 沟道管开启电压 V_GS(th)P 记为 V_TP，要求满足 V_DD > V_TN + |V_TP|，输入低电平为 0 V、高电平为 V_DD。

• 输入为低电平 0 V 时：T2 截止、T1 导通，i_D = 0，输出为 V_DD
• 输入为高电平 V_DD 时：T1 截止、T2 导通，i_D = 0，输出为 0 V

输入与输出间是逻辑非关系。这种互补对称式 MOS 电路称为 Complementary-Symmetry MOS。

第47页：CMOS 反相器的特点

• 静态功耗近似为 0
• 电源电压可在很宽的范围内选取

在正常工作状态下 T1 与 T2 轮流导通，即所谓互补状态。CC4000 系列 CMOS 电路的 V_DD 可在 3—18 V 之间选取。

第48页：CMOS 电压传输特性

（二）静态特性。1. 电压传输特性：随输入电压变化，T2 截止 T1 导通、T1 与 T2 均导通、T1 截止 T2 导通三个阶段依次出现。

• 阈值电压为 V_DD 的一半，特性对称，因而输入端噪声容限较大
• 转折区变化率大，特性更接近理想开关

CC4000 系列 CMOS 电路的噪声容限为（允许输出电压变化百分之十）V_NH = V_NL = 30% V_DD。

第49页：CMOS 电流传输特性

2. 电流传输特性：当 T1、T2 都导通时 i_D 不为 0，输入电压为 V_DD/2 时 i_D 较大，因此不应使电路长期工作在 BC 段。

在动态情况下电路的状态会通过 BC 段，使动态功耗不为 0；而且输入信号频率越高，动态功耗也越大，这成为限制电路扇出系数的主要因素。

第50页：CMOS 输入特性

3. 输入特性：由于 MOS 管栅极绝缘，输入电流恒为 0，但 CMOS 门输入端接有保护电路，从而输入电流不为 0。

• 输入电压在 0 至 V_DD 之间变化时，输入电流为 0
• 输入电压大于 V_DD 时二极管 D1 导通
• 输入电压小于 0 V 时二极管 D2 导通

第51页：CMOS 低电平输出特性

4. 输出特性。（1）输出低电平：V_DD 增加相当于 T2 的 V_GS 增加，T2 工作在可变电阻区，有较小的导通电阻，当负载电流增加时该电阻上的压降将缓慢增加。

对于 CC4000 系列门电路，当 V_DD = 5 V 时 I_OL 的最大值为 0.51 mA；而在 74HC 系列中该值为 4 mA。

第52页：CMOS 高电平输出特性

（2）输出高电平：与输出低电平类似，此时 T1 工作在可变电阻区；当负载电流增加时 T1 的 V_DS 增加，导致输出电压下降。此时 I_OH 的最大值与输出低电平时相同。

第53页：CMOS 的传输延迟时间

（三）动态特性。1. 传输延迟时间：

• MOS 管在开关过程中无电荷存储，有利于缩短延迟时间
• MOS 管的导通电阻比 TTL 电路大得多，所以其内部电容和负载电容对传输延迟时间的影响非常显著；导通电阻受 V_DD 影响，所以 V_DD 也影响传输延迟时间
• CMOS 门的输入电容比 TTL 电路大得多，因此负载个数越多延迟时间越大

CMOS 门的扇出系数就是受传输延迟时间和动态功耗等动态特性限制的。

第54页：交流噪声容限与动态功耗

2. 交流噪声容限：与 TTL 电路类似，当噪声电压作用时间 t_W 小于电路的传输延迟时间时，输入噪声容限 V_NA 将随 t_W 缩小而明显增大。传输延迟时间与电源电压和负载电容有关，因此 V_DD 和 C_L 都对输入噪声容限有影响。

3. 动态功耗：动态情况下 T1、T2 会短时同时导通，产生附加功耗，其值随输入信号频率增加而增加；负载电容经 T1、T2 充放电也会产生功耗。定量估算可得动态功耗公式 P_C = C_L f V_DD²。

第55页：CMOS 与非门与或非门

二、其他类型的 CMOS 门电路。（一）其他逻辑功能的 CMOS 门电路：

• 与非门特点：N 沟道管串联、P 沟道管并联
• 或非门特点：P 沟道管串联、N 沟道管并联

设 MOS 管导通电阻为 R_ON、门电路输出电阻为 R_O，则输出电阻随输入状态变化：两输入为 00 时与非门为 R_ON/2、或非门为 2R_ON；10 或 01 时均为 R_ON；11 时与非门为 2R_ON、或非门为 R_ON/2。此外输入状态还会影响这两个门的电压传输特性，表现为输出高电平偏低、输出低电平偏高。使用带缓冲级的门电路可以克服上述缺点。

第56页：带缓冲级的 CMOS 门

（二）带缓冲级的 CMOS 门电路：

• 与非门：在基本与非门前后加反相缓冲级
• 或非门：同理加缓冲级

特点：输出电阻恒为 R_ON，输出电平和电压传输特性都不受输入状态影响。

第57页：漏极开路门 OD 门

（三）漏极开路门电路 OD 门：普通 CMOS 门不能接成线与形式。OD 门输出端只是一个 N 沟道管，因此可以按 OC 门的办法连成总线形式。

• 特点：V_DD1 和 V_DD2 可取不同值，允许灌入电流较大
• 例如 CC40107 在 V_OL < 0.5 V 的条件下，允许灌入的最大电流可达 50 mA

第58页：CMOS 传输门

（四）CMOS 传输门和双向模拟开关。1. 传输门功能：可控制传输 0 V—V_DD 之间的模拟电压值。

设传输门的导通电阻为 R_TG、T1 与 T2 的导通电阻分别为 R_ON1 和 R_ON2，则 R_TG = R_ON1 ∥ R_ON2，输出电压为 R_L / (R_TG + R_L) 倍的输入电压；若满足 R_L >> R_TG 则传输系数接近 1。C = 0 时传输门截止，C = 1 时传输门导通。

第59页：传输门的工作原理

分析传输门原理时先分析只有一个管子的情况：N 沟道管在 v_I 接近 V_DD 时导通变差，P 沟道管在 v_I 接近 0 V 时导通变差，各自存在 V_GS(th)P 与 V_GS(th)N 的限制。

单管工作的缺点是：存在死区，且导通电阻随输入电压变化很大。采用双管结构可克服这些缺点。

第60页：CMOS 模拟开关

2. 模拟开关：将电压传输系数定义为 K_TG = v_O / v_I。

采用改进电路的 CMOS 四模拟开关 CC4066 在 V_DD = 15 V 时 R_TG 值不大于 240 Ω，而且在 v_I 变化时 R_TG 基本保持不变。目前某些精密 CMOS 模拟开关的导通电阻已降低到 20 Ω 以下。

第61页：三态输出的 CMOS 门

（五）三态输出的 CMOS 门电路：在反相器基础上增加使能控制，使电路除输出高、低电平外还具备高阻态，可用于总线连接。本页给出其电路结构与逻辑符号。

第62页：高速 CMOS 电路

三、改进的 CMOS 门电路。1. 高速 CMOS 电路：CMOS 电路的优点是低功耗、高抗干扰能力，缺点是速度低；改进后的 CMOS 电路速度已达到 TTL 电路的水平。

• 减小寄生电容是提高速度的关键，关键措施是采用短沟道硅栅自对准工艺
• 高速 CMOS 通用系列是 54HC/74HC 系列，采用 +5 V 电源，输出高低电平与 TTL 电路兼容，平均传输延迟时间小于 10 nS，与 TTL 电路相当

第63页：Bi-CMOS 电路

2. Bi-CMOS 电路：双极型—CMOS 电路的简称（Bipolar-CMOS）。逻辑部分采用 CMOS 电路，输出部分采用双极型三极管，因此兼有 CMOS 电路低功耗和双极型电路低输出内阻的特点。目前 Bi-CMOS 反相器的传输延迟时间可达到 1 nS 以下。

第64页：CMOS 电路的正确使用

1. 输入电路的静电防护：CMOS 电路的输入保护电路承受静电电压和脉冲功率的能力有限，因此在储存、运输、组装和调试过程中仍需采取防静电措施。

• 储存和运输不要使用化纤织物包装，最好用金属屏蔽层包装
• 操作时使用的电烙铁等要妥善接地
• 不用的输入端不应悬空

2. 输入电路的过流保护：保护二极管只能承受 1 mA 电流，因此在输入端接低内阻信号源、输入端接有大电容、输入端接长线这三种情况下，输入端要串入保护电阻。

第65页：锁定效应的防护

3. CMOS 电路锁定效应的防护：产生锁定效应将造成 CMOS 电路永久失效。可在输入、输出端接入钳位保护电路，在电源输入端加去耦电路，并应确保 CMOS 电路先通电、后断电。

第66页：习题参考答案

本页为教材第 123 页作业第（一）题的参考答案 Answer of HW-page 123，正文以图示形式给出。

第67页：门电路参数计算例题

本页为例题（对应题 3.27 新版 / 题 2.9 旧版）：分别列出 G1 输出低电平时与输出高电平时满足的电流电压关系式，联立两式即可求得 R_B 与 R_C 的取值范围（已知条件含 5 V 电源与 4.7 kΩ 电阻等）。