07 第四章 触发器.pptx

第1页：触发器概述

触发器 Flip-Flop（FF）

能存储一位二进制信号的基本单元。

• 特点：有两个稳定状态，用 0 和 1 表示；输入信号可改变其状态，且输入信号撤消后改变后的状态可保留下来
• 按电路结构分：RS 锁存器（基本 RS FF）、电平触发（同步）FF、脉冲触发或主从 FF、边沿 FF（包括 CMOS 边沿 FF、维持阻塞 FF、利用门电路传输延迟时间的边沿 FF 等），其中基本 RS FF 无时钟信号，其他均有时钟信号
• 按逻辑功能分：RS FF、D FF、JK FF、T FF 等

学习要点：分清触发器逻辑功能与电路结构的区别，会画工作波形。

第2页：RS 锁存器的电路组成

第二节 触发器的电路结构与动作特点。一、RS 锁存器（基本 RS 触发器）

• 1. 电路组成：用与非门和或非门均可构成，这里介绍与非门构成的电路
• 2. 输入信号和状态：触发器的状态用 Q 端的值表示，Q = 1、Q′ = 0 为 1 状态，反之为 0 状态。原状态指观察时刻（输入信号没有改变）的状态，新状态指输入信号变化后出现的状态，也称为次态

在分析电路原理时，要把原状态 Qⁿ 作为已知条件，即把它作为输入变量。

第3页：置位端与复位端

• S_D：Set (Direct)，置 1 端
• R_D：Reset (Direct)，置 0 端

高电平有效；非号和输入端的圆圈均表示低电平有效。

第4页：RS 锁存器的工作原理

• S_D′ = 0、R_D′ = 1：不论原状态如何都有 Qⁿ⁺¹ = 1，即置 1
• S_D′ = 1、R_D′ = 0：Qⁿ⁺¹ = 0，即置 0
• 两者均为 1：保持原状态
• 两者同时变为 0（或同时有效）：状态不定。当两门传输延迟相同时会产生振荡，延迟相异时新状态与延迟时间有关

从输入信号变化起，经 2t_PD 电路稳定。

第5页：RS 锁存器的动作特点

4. 动作特点：直接控制，即输入信号直接控制输出端 Q 与 Q′ 的状态。本页给出相应的工作波形。

第6页：基本 RS 触发器特性表

4. 逻辑功能的描述。（1）特性表：按 S_D′、R_D′ 与原状态 Qⁿ 列出保持、置 1、清 0 与不定四种功能对应的次态。（2）特性方程。

用或非门构成的基本 RS 触发器也可用右表描述。

第7页：或非门 RS 触发器

用或非门构成的基本 RS 触发器：只需把表中的 S_D 和 R_D 看作是该触发器输入信号 S_D、R_D 的反变量，同时把表中的 1* 改为 0* 即可。

本页给出其特性表（保持、置 1、清 0、不定四种功能）与特性方程。

第8页：激励表与状态转换图

（4）激励表（驱动表）：由现态 Qⁿ 到次态 Qⁿ⁺¹ 反推出所需的 R_D、S_D 取值。

（3）状态转换图，简称状态图：两个状态 0 与 1 之间用带箭头的转移线连接，线上标注实现该转移所需的输入条件。

第9页：同步 RS 触发器

二、电平触发的（同步）RS 触发器。1. 电路结构和逻辑符号。

由来：在数字系统中常常要求某些触发器在同一时刻动作（改变状态，也称为翻转），这就要求有同步信号，该信号称为时钟信号 CP（Clock Pulse）。G1 和 G2 门构成基本 RS 触发器，用 G3 和 G4 两个门引入时钟信号 CP。

第10页：同步 RS 触发器工作原理

• CP = 0 时：G3、G4 门均输出 1，基本 RS 触发器处在保持状态，输入信号 S、R 的变化无影响
• CP = 1 时：G3、G4 门打开，此时电路就是一个基本 RS 触发器，只需把输入信号看作 S = S_D、R = R_D（注意输入信号已无下标 D）

按上述规定，该触发器也满足基本 RS 触发器的特性表、特性方程和状态图。一定要注意：只有 CP = 1 时才能按特性表、特性方程求新状态。

第11页：同步 RS 触发器的特点

3. 特性表、特性方程、波形图；4. 动作特点：在 CP = 1 期间 S、R 的变化都将引起 Q 端状态的变化，因此易受干扰。

5. 逻辑功能特点：有约束，即 SR = 0。

第12页：D 型锁存器

D 型锁存器（双稳态锁存器）可用来存储一位二进制数，其特点与同步结构的触发器相同：在 CP = 1 期间，D 的变化都将引起 Q 端状态的变化。

第13页：D 型锁存器电路

本页给出 D 型锁存器电路：(a) 基本形式，(b) 7475 采用的电路。用德摩根定理可知两个电路的逻辑功能完全相同。

第14页：带异步端的同步 RS 触发器

本页给出带异步置位、复位端的同步 RS 触发器：(a) 电路结构，(b) 图形符号。异步端不受时钟控制，可优先把触发器置 1 或清 0。

第15页：主从触发器的由来

三、脉冲触发的或主从触发器。由来：同步 RS 触发器的抗干扰性能差，因为在 CP = 1 期间如果出现干扰脉冲，触发器将产生错误的翻转。主从 RS 触发器则做到：当 CP = 1 期间无论 R、S 改变多少次，触发器的状态只改变一次。

第16页：主从 RS 触发器原理

1. 主从 RS 触发器。（1）工作原理：用两个同步 RS 触发器连成主从结构，因此该电路应具有 RS 触发器的逻辑功能。

• CP = 1 时：主触发器工作，从触发器保持，此时可改变输入信号 S、R
• CP = 0 时：主触发器保持，从触发器工作并保持 CP = 0 时得到的主触发器状态

可见主从触发器的工作分两步走：在 CP 上升沿开始的高电平期间主触发器改变状态，在 CP 下降沿到来时从触发器改变状态，显然触发器在 CP 下降沿翻转，属于延迟输出。

第17页：主从 RS 触发器工作过程

（2）特点：

• 有约束
• 在整个 CP = 1 期间输入信号都控制主触发器的状态
• 无直接控制，翻转分两步走

本页给出输入一个完整 CP 脉冲时电路的工作过程（设初始状态为 0）。

第18页：主从 RS 触发器时序图

（3）特性表、时序图（设初始状态为 0）：主触发器的状态在 CP = 1 时可多次翻转，但从触发器的状态只在 CP 下降沿时发生翻转。

第19页：主从 JK 触发器

2. 主从 JK 触发器。（1）工作原理。目的：消除约束条件、增加翻转功能。令 S = J Q′、R = KQ，则约束条件自动满足：SR = JQ′·KQ = 0。

（2）特性表、时序图、状态图：对应翻转、置 0、置 1、保持四种功能。

第20页：主从 JK 触发器的一次变化

（3）动作特点：

• 翻转分为两步走
• CP = 1 期间主触发器只能翻转一次，此现象称为一次变化

具体地说：当 Q = 0、Q′ = 1 时 G8 门不受理 K 信号，只有 G7 门可受理 J 信号，J = 1 使主触发器置 1，之后 J = 0 主触发器状态不变；当 Q = 1、Q′ = 0 时 G7 门不受理 J 信号，只有 G8 门可受理 K 信号，K = 1 使主触发器置 0，之后 K = 0 主触发器状态不变。

第21页：主从 JK 触发器状态图

本页给出主从 JK 触发器的特性表、时序图与状态图（设初始状态为 0）：J = 1、K = × 时置 1，J = ×、K = 1 时置 0，J = 0、K = × 时保持，J = ×、K = 0 时保持，J = K = 1 时翻转。

第22页：带异步端的主从 JK 触发器

带异步置 0、置 1 端的主从 JK 触发器。多输入端的情况：J = J1·J2，K = K1·K2，即多个 J 输入端之间、多个 K 输入端之间均为与逻辑关系。

第23页：前述触发器的共同缺点

以上触发器的次态都不是只取决于时钟信号上升沿（或下降沿）到达时刻的输入信号状态。在 CP 作用期间输入信号发生变化，会影响触发器的次态。

第24页：CMOS 边沿触发器

四、边沿触发的触发器。（一）CMOS 边沿触发器：触发器的次态只取决于时钟信号上升沿（或下降沿）到达时刻的输入信号状态。

• 1. D 锁存器：CP = 0 时 TG3 导通、TG4 截止，接收数据；CP = 1 时 TG3 截止、TG4 导通，锁存数据。这是一个 CP = 1 有效的 D 锁存器
• 2. D 触发器：连成主从结构即可。CP = 0 时主触发器接收数据、从触发器保持；CP = 1 时主触发器保持、从触发器接收数据

第25页：CMOS 边沿 D 触发器

因此这是一个边沿触发器，次态取决于 CP 上升沿到来前 D 的值。如果主触发器有保持功能（如同步 RS 触发器），它就不是边沿触发器了。

第26页：D 触发器的逻辑功能

D 触发器的特性表、特性方程和状态图：

• 特性方程：Qⁿ⁺¹ = D
• 状态图：由输入 D 的取值决定转移方向

本页还给出带异步输入端 S_D 和 R_D 的边沿 D 触发器，仍为边沿触发。

第27页：维持阻塞 D 触发器

（二）维持阻塞触发器（D 触发器）。1. 工作原理：CP = 0 时 G3、G4 输出 1，触发器保持；CP 上升沿时电路按 RS 触发器动作，因此有 Qⁿ⁺¹ = S + R′Q = D + D′Q = D。

• 若原来 D = 0，则 G4 = 0，通过 2 号线使 D 变为 1 也无影响，即 R = 1、S = 0 不变
• 若原来 D = 1，则 G4 = 1 但 G3 = 0，通过 1、3 号线使 D 改变仍无影响，即 S = 1 不变、R 信号被禁止

2 号线同时称为置 0 维持线与置 1 阻塞线，1 号线称为置 1 维持线，3 号线称为置 0 阻塞线，说明它是 CP 上升沿翻转的边沿触发器。

第28页：带异步端的维持阻塞 D 触发器

本页给出具有异步输入端和多输入端的维持阻塞 D 触发器的逻辑符号，仍为边沿触发方式。

第29页：利用传输延迟的边沿触发器

（三）利用传输延迟时间的边沿触发器：G3、G4 门的 t_pd 较长。

• CP = 0 时 A、A′ 门起作用，电路保持
• CP 变为 1 后 B、B′ 两个门起作用仍然保持，同时 J、K 的影响到达 P 和 P′ 点
• CP 下降沿到达时：一方面 B、B′ 门被封锁、A、A′ 门起作用；另一方面利用门 G3、G4 的延迟作用，P 和 P′ 的值将维持一小段时间

G3、G4 门的延迟时间过后 P = P′ = 1，但对状态无影响，所以它是时钟下降沿翻转的边沿触发器。

第30页：T 触发器

第三节 触发器的逻辑功能及其描述方法。时钟触发器是在时钟信号作用下根据输入信号改变状态的触发器，分为 RS、JK、D、T 等类型。前三种已介绍过，这里介绍后两种。

1. T 触发器：功能特点是 T = 0 时保持、T = 1 时翻转。本页给出其特性方程、特性表、状态图与逻辑符号。T 触发器可用 JK 触发器直接转换而来。

第31页：T′ 触发器

2. T′ 触发器：JK 触发器中当 J = K = T 时即为 T 触发器；当 T = 1 时成为 T′ 触发器（只翻转）。

二、触发器逻辑功能表示方法：特性表、特性方程、状态图。触发器的逻辑功能和电路结构是两个不同的概念，一定要分清。

第32页：触发器逻辑功能的转换

三、触发器逻辑功能的相互转换：

• 1. JK 触发器转换为 D 触发器
• 2. D 触发器转换为 T 触发器（把 D 与 Q′ 相连即可构成 T′ 触发器）
• 3. JK 触发器转换为 RS 触发器（留给读者思考）

任何结构的触发器都可实现各种不同的逻辑功能，JK 触发器的逻辑功能最强，包含了其他触发器的全部功能。目前生产的时钟控制触发器只有 JK 型和 D 型。

第33页：同一功能的不同结构实现

同样也可用维持阻塞结构构成 JK 触发器：CC4027 就是用 CMOS 传输门构成的 JK 触发器；本页还给出 D 触发器转换为 JK 触发器的接法。

第34页：74LS109 维持阻塞 JK 触发器

74LS109 就是维持阻塞结构的 JK 触发器，本页给出由维持阻塞结构 D 触发器转换为 JK 触发器的具体接法。

第35页：触发器作业题

作业：（新）P256 题 5.24，（旧）P222 题 4.20。解题时需注意：需考虑 Q1 状态的翻转与 CP 上升沿之间有一传输延迟时间，从而再定出 Q2 的状态。