07 第七章 接触、隔离与互连.pptx

第1页：接触、隔离与互连封面

微电子工艺学Microelectronic Processing第七章接触、隔离与互连

第2页：后端工艺[backend of the

后端工艺[backend of the line technology (BEOL)]：将器件连接成特定的电路结构：金属线及介质的制作，使得金属线在电学和物理上均被介质隔离。

全局互连（Al）局部互连（多晶硅,硅化物,TiN）（IMD）接触（contact）—金属和硅的结合部通孔（via）—用于连接不同层的金属连线金属间介质（IMD）钝化层（passivation）（PMD）

第3页：后端工艺越来越重要

• 后端工艺越来越重要
• 占了工艺步骤中大部分
• 影响IC芯片的速度多层金属互连增加了电路功能并使速度加快

第4页：互连的速度限制的简单估计由全局互连造成的

互连的速度限制的简单估计由全局互连造成的延迟可以表达为：其中εox是介质的介电常数，K是边缘场效应的修正系数，ρ是金属线的电阻率e

第5页：金属化

金属化

是指用于互连、欧姆接触、金属-半导体整流接触的金属膜的形成过程。半导体物理中讨论过欧姆接触及整流接触的电流-电压特性。金属膜可用多种方法形成，最重要的是物理气相淀积法和化学气相淀积法。将讨论两类最重要的金属：铝、铜及金属硅化物。这些金属广泛用于分立器件及集成电路。

第6页：对IC金属化系统的主要要求

对IC金属化系统的主要要求(1)金属和n+硅和p+硅或多晶硅半导体形成低阻接触(2)能提供低电阻的互连引线，从而提高电路速度(3)与绝缘体(如二氧化硅)或其它介质层的粘附性好(4)台阶覆盖好(5)结构稳定，不发生电迁移及腐蚀现象(6)易于淀积和刻蚀(7)制备工艺简单(8)易键合，且键合点能经受长期工作(9)层与层之间绝缘要好，不互相渗透和扩散，即要求有一个扩散阻挡层电学、机械、热学、热力学及化学

第7页：可能形成互连的导电材料

• 可能形成互连的导电材料
• 金属(metal)：low resistivity
• 多晶硅(poly–Si)：Medium resistivity)
• 硅化物(metal silicides)：介于以上二者之间

第8页：常用金属薄膜比较金膜

常用金属薄膜比较金膜

早期的金属化材料缺点：与Si的接触电阻很高，下部需要一个铂中间层；柔软，上部需要一层钼；优点：导电性最好。工艺：溅射铜膜：新一代的金属化材料，超大规模集成电路的内连线缺点：与Si的接触电阻高，不能直接使用；铜在Si中是快扩散杂质，能使Si中毒，铜进入Si内改变器件性能；与Si、SiO2粘附性差。优点：电阻率低（只有铝的40-45%），导电性较好；抗电迁移性好于铝两个数量级。工艺：溅射铝膜:大多数微电子器件或集成电路是采用铝膜做金属化材料缺点：抗电迁移性差；耐腐蚀性、稳定性差；台阶覆盖性较差。优点：导电性较好；与p-Si，n+-Si（>5×1019）能形成良好的欧姆接触；光刻性好；与二氧化硅黏合性好；易键合。工艺：蒸发，溅射

第9页：Properties of

Properties of：下表列出相关数据。

Properties of Interconnect MaterialsMelting point (oC)Thin film resistivity (μΩcm)Material6602.7-3.0Al34108-15W10841.7-2.0Cu167040-70Ti122928-35PtSi154013-16C54 TiSi2216530-70WSi2132615-20CoSi299212-20NiSi295050-150TiN220075-200Ti30W701417450-10000Heavily doped poly-Si

第10页：定义

定义

零偏压附近电流密度随电压的变化率比接触电阻ρc的单位:Ωcm2或Ωμm2接触电阻：衡量欧姆接触质量的参数是比接触电阻ρc重掺杂硅金属线接触面积A金属－Si之间，ρc在10-5～10-9Ωcm2金属－金属之间，ρc<10-8Ωcm2

第11页：欧姆接触整流接触金半接触

欧姆接触整流接触金半接触

第12页：金属与半导体之间的载流子输运以隧道穿透为

当金属与半导体之间的载流子输运以隧道穿透为主时，ρc与半导体的掺杂浓度N及金－半接触的势垒高度qφb有下面的关系qφb在数值上等于金属费米能级上的电子进入半导体所需的能量。

结论：要获得低接触电阻的金-半接触，必须减小金-半接触的势垒高度及提高半导体的掺杂浓度n+~1019-1021/cm3, p+>1019/cm3

第13页：形成欧姆接触的方式

• 形成欧姆接触的方式
• 低势垒欧姆接触：一般金属和p型半导体的接触势垒较低
• 高掺杂欧姆接触Al/n-type Si势垒高度0.7 eV需高掺杂欧姆接触Al/p-type Si势垒高度0.4 eV1.12 eV

第14页：铝互连技术因为铝及铝合金具有低电阻率

铝互连技术因为铝及铝合金具有低电阻率(铝约为2.7μΩ·cm，铝合金最高约为3.5μΩ·cm)，故可满足低电阻的需求，此外，铝附着于二氧化硅上的特性极佳。因此，铝及铝合金在IC金属化工艺中使用范围相当广泛，铝膜的淀积可由PVD或CVD的方式完成。

然而IC工艺中使用铝于浅结上易造成尖锲(spiking)或电迁移(electro-migration)的问题。

第15页：Al/Si接触中的尖楔现象1）硅和铝不能

Al/Si接触中的尖楔现象1）硅和铝不能发生化学反应形成硅化物，但在退火温度下（400-500°C），硅在铝中的固溶度较高（固溶度随温度呈指数增长），会有可观的硅原子溶解到Al中。

2）退火温度下，Si在Al膜中的扩散系数非常大——在薄膜晶粒间界的扩散系数是晶体内的40倍。3) Al和SiO2会发生反应：4Al+3SiO2→2Al2O3+3SiAl与Si接触时，Al可以“吃掉”Si表面的天然SiO2层(～1nm)，使接触电阻下降；

可以增加Al与SiO2的粘附性。SiO2厚度不均匀，会造成严重的尖楔现象。

第16页：一、结尖锲右图为1atm下铝-硅体系的相

一、结尖锲右图为1atm下铝-硅体系的相图，显示两种材料的组成比例与温度间的关系．铝-硅体系有低共熔特性，即将两者互相掺杂时，合金的熔点较两者中任何一种材料都低，熔点的最低点称为共熔温度(eutectictemperature)，Al-Si体系为577℃，相当于硅占11.3％、铝占88.7％的合金熔点．而纯铝与纯硅的熔点分别为660 ℃及1412℃，基于此特性，淀积铝膜时硅衬底的温度必须低于577℃。

第17页：右图中的插图为硅元素在铝中的固态溶解度

右图中的插图为硅元素在铝中的固态溶解度。如400℃时硅在铝中的固态溶解度约为0.25％(重量比，下同)；450℃时为0.5％；500 ℃时为0.8％。因此，铝与硅接触时，硅将会溶解到铝中，其溶解量不仅与退火温度有关，也和铝的体积有关．

第18页：考虑一铝的长导线

考虑一铝的长导线，铝与硅的接触面积为ZL，经退火时间t后，硅将沿与铝线接触的边缘扩散，长度为(Dt)1/2，假设硅在此段膜中已经达到饱和，则消耗硅的体积为（S为退火后硅在铝中的固溶度） 假设硅很均匀地消耗在接触面积ZL上，则被消耗的硅的厚度约为：

第19页：考虑一铝的长导线

考虑一铝的长导线，铝与硅的接触面积为ZL=16µm2，Z=5µm，H=1µm，在T=500℃退火时间t=30min后，求被消耗的硅的厚度。计算时假设为均匀溶解。

解：500℃时硅在铝中的扩散系数约为2×10-8cm2/s，故扩散长度约为60µm，铝与硅的密度比值约为2.7/2.33=1.16；500℃时的S约为0.8%。则被消耗的硅的厚度约为：此结果下，铝将填入硅中的深度约为0.35µm。

若该接触区有浅结，其深度比b要小，则硅扩散至铝中将可能造成结短路。

第20页：硅并不会均匀地溶解

事实上，硅并不会均匀地溶解，而是发生在某些点上．下图为在p-n结中，铝穿透到硅中的实际情形，可观察到仅有少数几个点有尖锲形成．

第21页：铝的尖楔SEM照片

铝的尖楔SEM照片

第22页：减少铝尖锲的方法一种是将铝与硅共同蒸发

• 减少铝尖锲的方法一种是将铝与硅共同蒸发，使铝中的硅含量到达固态溶解的要求。另一种方法是在铝与硅衬底中加入金属阻挡层(Diffusion Barrier)(如下图所示)。此层必须满足以下的要求：①与硅形成的接触电阻要小；
• ②不会与铝起反应；
• ③淀积及形成方式必须与其他所有工艺相容。目前，经评估发现TiN可在550℃、30min退火环境下呈现稳定状态，适合作为金属阻挡层。

第23页：铝的电迁移当大密度电流流过金属薄膜时

铝的电迁移当大密度电流流过金属薄膜时，具有大动量的导电电子将与金属原子发生动量交换，使金属原子沿电子流的方向迁移，这种现象称为金属电迁移电迁移会使金属原子在阳极端堆积，形成小丘或晶须，造成电极间短路；

在阴极端由于金属空位的积聚而形成空洞，导致电路开路evoidHillock

第24页：电迁移引起的到平均失效时间

电迁移引起的到平均失效时间（MTF）与电流密度J及激活能Ea间的关系大致为铝膜的Ea＝0.5eV，这表明材料迁移主要形式是低温下晶粒间界扩散，因为单晶铝自扩散的Ea＝1.4eV。

第25页：金属化

7.2金属化

第26页：阻止电迁移的方法有与0.5～4％铜形成合

阻止电迁移的方法有与0.5～4％铜形成合金(可以降低铝原子在晶间的扩散系数。但同时电阻率会增加！)、以介质将导通封闭起来、淀积时加氧。

由于铜的抗电迁移性好，铝-铜（0.5-4%）或铝-钛（0.1-0.5%）合金结构防止电迁移，结合Al-Si合金，在实际应用中人们经常使用既含有铜又含有硅的Al-Si-Cu合金以防止合金化（即共熔）问题和电迁移问题。

第27页：铜镀膜为降低金属连线的RC时间延迟

铜镀膜为降低金属连线的RC时间延迟，需使用高电导率的导线与低介电常数的绝缘层，这已是大家的共识。对未来新的金属连线工艺，铜是很明显的选择，因为相对于铝，它具有较高的导电性与较强的电迁移抵抗能力。铜的淀积可用PVD、CVD及电化学等方式。

然而相对于铝，在ULSI电路的领域中，铜的使用亦有其缺点。例如，在标准的芯片工艺下，有易腐蚀的倾向、缺乏可行的干法刻蚀方式、不像铝有稳定的自我钝化(self-passivating)氧化物Al2O3以及与介质(如二氧化硅或低介电常数的聚合物)的附着力太差等。

第28页：各种用来制作多层铜导线的技术相继被提出．

各种用来制作多层铜导线的技术相继被提出．第一种方法是以传统的方式去定义金属线，再进行介质淀积；

第二种方法是先定义介质，然后再将金属铜填人沟槽内，随后进行化学机械抛光(将在11.4.5中讨论)以去除在介质表面多余的金属而仅保留孔或沟槽内的铜，这种方法称为嵌入工艺(damascene process)．嵌入技术：使用铜一低介电常数介质作互连线的方法是“嵌入法”或是“双层嵌入法”(dual damascene)．对一个典型的嵌入式结构，先规定金属线的沟槽并刻蚀层间介质(interlayer dielectric，ILD)，再填入金属TaN/Cu。

TaN的目的是作为扩散阻挡层以阻止铜穿透低介电常数的介质。表面上多余的铜将被去除，因此可获得一平面结构，而金属则镶嵌在介质中。

第29页：双层嵌入法而言

对于双层嵌入法而言，在淀积金属铜前，先进行图形曝光工艺，并刻蚀出通孔及沟槽，如右图(a)～(d)所示。接着，对铜进行化学机械抛光，使介质表面平坦且没有多余的金属，只有在绝缘层通孔内才镶嵌着金属。

使用双层嵌入法的好处是通孔插栓与金属线是相同的材料，所以可减少由通孔产生电迁移失效的问题。

第30页：我们以铜导线取代传统铝导线

如果我们以铜导线取代传统铝导线，并采用低介电常数的介质(k=2.6)取代二氧化硅，将可减低多少百分比的RC时间常数？（铝的电阻率为2.7µΩ∙cm，而铜为1.7µΩ∙cm)。解：

第31页：金属硅化物硅可以与金属形成许多稳定的金属

金属硅化物硅可以与金属形成许多稳定的金属性的及半导电的化合物。有数种具有低的电阻率及高热稳定性的金属硅化物可应用与ULSI领域中。如TiSi2、CoSi2等。

当器件尺寸变小，金属硅化物在金属化工艺中变得越来越重要，一个重要应用是MOSFET的栅极，或是在有掺杂的多晶硅上形成多晶硅化物。

第32页：金属硅化物常用来降低源极、漏极

金属硅化物常用来降低源极、漏极、栅极及金属连线的接触电阻。自对准硅化物技术已被证明可用来改善亚微米器件及电路的特性。自对准技术的步骤是使用金属硅化物的栅区作为掩蔽层来形成MOSFET的源区和漏区，可降低电极的相互重叠及寄生电容。

第33页：典型的多晶硅化物的形成步骤如右图所示

典型的多晶硅化物的形成步骤如右图所示。在溅射淀积过程中，需使用高温、高纯度合成的靶材来确保金属硅化物的品质。一般最常用来形成多晶硅化物的是硅化钨(WSi2)、硅化钽(TaSi2)及硅化钼(MoSi2)。

它们都耐热，在高温下仍稳定，并对工艺中常用的化学药品具有抗腐蚀能力。

第34页：自对准的金属硅化物的形成步骤如右图所示

自对准的金属硅化物的形成步骤如右图所示。在工艺中，多晶硅栅极在金属硅化物形成前先形成，接着以二氧化硅或氮化硅形成侧壁间隔物(sidewall spacer)用以防止形成金属硅化物时栅极与源/漏极问的短路。

然后将金属Ti或Co溅射于整个晶片表面，接着进行金属硅化物的合成热处理。

第35页：金属硅化物原则上只在金属与硅接触的区域形

金属硅化物原则上只在金属与硅接触的区域形成。最后以湿法腐蚀的方式将未反应的金属刻蚀掉，只留下金属硅化物。这种技术不需要规定复合层的多晶硅化物栅极，且在源/漏极都形成金属硅化物，降低了接触电阻。

第36页：金属硅化物具有低电阻率

金属硅化物具有低电阻率（<0.01ρ多晶硅）及良好的热稳定性，抗电迁移能力强，与硅工艺兼容性好，因此在ULSI电路应用中深具潜力。硅化钴具有低电阻率及良好的热稳定性，最近已被广泛地研究。

然而，钴对氧化物(nativeoxide)与含氧的环境都相当敏感，有相当大部分的硅会被硅化工艺中被消耗掉。

第37页：常用接触和扩散阻挡淀积

• 常用接触和扩散阻挡淀积
• LPCVD/PECVD退火
• 形成合适金属化合物
• 形成稳定接触界面
• 降低电阻率

第38页：硅化物电阻率(300K)

硅化物电阻率(300K)

第39页：要是接触层的薄层电阻值约为0.6Ω/□

要是接触层的薄层电阻值约为0.6Ω/□，电阻率为18µΩ∙cm，计算所需硅化钴的厚度。解：电阻率为薄层电阻值与薄膜厚度的乘积

第40页：掺杂多晶Si可以对多晶硅掺杂以增加其导电

掺杂多晶Si可以对多晶硅掺杂以增加其导电性。通常掺磷（固溶度高），掺杂一般通过扩散、离子注入、或在LPCVD工序中原位掺杂。掺杂后的多晶硅和晶体硅形成良好的欧姆接触，因而具有较低的接触电阻，并且能被氧化形成绝缘层。

第41页：物理气相淀积物理气相淀积金属的方法有

物理气相淀积物理气相淀积金属的方法有

蒸发(evaporation)、电子束(e-beam)蒸发、等离子体喷射(plasma spray)淀积及溅射(sputtering)等。金属或合金(如Ti、Al、Cu、TiN及TaN等)均可利用物理气相淀积方式获得。蒸发的方式是将要蒸发的材料置于真空环境中并加热至其熔点以上，被蒸发的原子会以直线运动轨迹高速前进．蒸发可由电阻加热、射频加热或以电子束聚焦于材料源的方式达到其熔点。蒸发或电子束蒸发在早期集成电路中被广泛使用，而在现今ULSI领域中，已被溅射的方式所取代。

第42页：离子束(ion beam)溅射中

在离子束(ion beam)溅射中，离子源被加速撞击至靶材(target)的表面．下图(a)为一标准溅射系统，溅射出的材料淀积于一面对靶材的晶片上，离子源的电流与能量可独立调整．由于靶材与晶片一起置于低压系统内，更多的靶材物质会有效转移到晶片表面。

且污染物较少．

第43页：增加溅射的淀积速率可提高离子密度

增加溅射的淀积速率可提高离子密度，可侧用第三个电极以提供更多的电子来促进电离。

另一种方法是使用磁场，如用电子回旋共振(electron cyclotron resonance，ECR)来捕获并使电子行进方向变成螺旋式路径以增加溅射靶材附近的电离效率，这种技术称之为磁控(magnetron)溅射，目前已被广泛地应用在金属铝的淀积上，其合金的淀积速率可达1μm/min。

长程(long-throw)溅射是另一种可用来控制靶材物质入射至晶片的角度的技术，下图(b)所示．

第44页：标准的溅射系统中

在标准的溅射系统中，有两个基本原因会使原子从靶材表面溅出有相当大的角度分布范围：一是靶材与衬底间的距离dts太短；另一原因是溅出靶材物质在入射至晶片的过程中与工作气体的散射而影响入射的角度．这两个因素会相互影响，因为要避免原子遭受散射，必须缩小dts；

虽然当气体散射情形显著时，缩小dts，可提高产量、淀积均匀性与薄膜特性，同时也使溅出靶材物质入射至晶片表面角度有相当大的差异。

解决这个问题的方法是在超低压环境下进行溅射，目前已发展出多种不同的系统，可在非常稀薄的环境下维持磁控等离子体．这些系统可容许在小于0.1Pa的压强下溅射，在如此低压下，气体散射的影响变得较不重要，故靶材与晶片基座的间距可大幅增加。

从几何学可知此时入射原子角度的分布较小，这样，对大高宽比(如在接触窗底部)形状的薄膜淀积也变得较简单。

第45页：大高宽比的接触窗内填充材料的难度很高

在大高宽比的接触窗内填充材料的难度很高，在接触窗底部尚未完成淀积时，由于溅出原子的散射效应已先将接触窗口封住了。可通过在靶材与晶片中间加入一准直器(collimator)，以控制溅出原子入射到晶片的角度在±5o以内从而改善接触窗底部的覆盖率。

下图表明在溅射系统中加入准直器后，入射到晶片的角度若大于±5o，溅出原子将被淀积在准直器的内表面。

第46页：真空蒸发淀积真空蒸发的三个过程①蒸发过程

• 真空蒸发淀积真空蒸发的三个过程①蒸发过程：被蒸物质从凝聚相转化为气相。
• ②输运过程：气相物质在真空系统中的输运。
• ③生长过程：气相分子在衬底上淀积和生长。真空条件的必要性①化学因素：真空度低，残余氧气和水汽，气相物质和衬底氧化。
• ②高质量淀积层的需要：真空有利于气相原子的直线运动→均匀；杂质淀积在衬底上影响淀积薄膜的质量

第47页：真空蒸发设备蒸发源加热器

真空蒸发设备蒸发源加热器

电阻加热器；电子束加热器；快速电炉蒸发真空泵装片装置检测装置

第48页：电阻加热器

电阻加热器

分丝状、舟状、坩埚状，常用材料是钨、钽、铂缺点：加热各个部位温度不均匀；源金属材料的污染物或加热材料的元素也会蒸发并淀积到晶片表面。电子束加热器：由于电阻加热器受蒸发温度限制、蒸发要求较低的污染水平，因而采用了电子束加热器。

第49页：快速电炉蒸发

快速电炉蒸发

能较好的解决合金的蒸发问题。

第50页：真空泵

真空泵：下表列出相关数据。

真空泵

真空泵用来产生低压。10-3乇-10-5乇：中度真空（通过机械泵获得）10-5乇-10-9乇：高度真空（油扩散泵、分子泵）10-9乇-：极高真空（离子泵）

第51页：装片装置

装片装置

为提高蒸发薄膜的均匀性和台阶覆盖性，在VLSI工艺中往往利用行星式装置。检测装置：检测装置包括真空检测和膜厚检测。

第52页：蒸发多成分薄膜

蒸发多成分薄膜

单源蒸发；多源同时蒸发；多源按次序蒸发

第53页：真空溅射淀积溅射淀积

真空溅射淀积溅射淀积

用核能离子轰击靶材，使靶材原子从靶表面逸出，淀积在衬底材料上的过程。

第54页：溅射优点①成分不变

• 溅射优点①成分不变，适合于合金膜和绝缘膜的淀积；
• ②改善台阶覆盖性，平面源相对于点源；
• ③溅射形成的薄膜对表面的黏附性有一定提高；
• ④容易控制薄膜特性。

第55页：直流溅射靶材接负电压成阴极

直流溅射靶材接负电压成阴极，衬底呈阳极。抽真空后充以惰性气体，电子在电场的加速下，与惰性气体碰撞产生惰气离子和更多电子，而惰气离子打到靶材上时，溅射出靶原子则淀机在阳极衬底上形成薄膜。最早出现，要求靶是导电的，因此直流溅射主要用于金属淀积，溅射速率很慢。

第56页：射频（RF）溅射为了改善溅射

射频（RF）溅射为了改善溅射，将靶材与高频发生器负极相连，气体在靶表面附近发生电离，而不需要导电的靶。不要求靶是导电的，因此射频溅射也可用于绝缘层淀积。

第57页：金属化工艺中

在金属化工艺中，化学气相淀积(CVD)是最具有吸引力的，这是因为CVD能形成有良好台阶覆盖的共形覆盖层，而且一次可同时覆盖许多晶片。

低压CVD在硅片表面形貌差别很大的情况下，也能得到共形覆盖层，没有物理气相淀积(PVD)的自遮蔽效应和台阶覆盖差的问题，因此相对于PVD，CVD淀积薄膜具有较低的电阻率。

以CVD方法淀积耐火金属(refractory metal)是IC生产中一项新的重要的应用。以金属钨为例，其电阻率相当低(5.3μΩ·cm)，又具有耐火性(熔点高)，故在IC工艺中成为相当诱人的金属。

第58页：金属CVD

金属CVD

LPCVD可以应用于制作金属薄膜。优势：不需要昂贵的高真空泵；台阶覆盖性好；生产效率较高。用途：难控制金属；难熔金属，主要是钨。

第59页：CVD淀积钨（CVD-W）钨的用途

• CVD淀积钨（CVD-W）钨的用途：①制作隔离层；
• ②MOS管的栅极互联；
• ③过孔填充。

第60页：钨的制备： 硅与钨接触时

钨的制备： 硅与钨接触时，通过硅还原反应可进行选择性钨淀积。氢还原中，可将钨迅速地淀积在核心层上形成插栓，还具有极佳的表面均匀覆盖功能。同时HF对薄膜有腐蚀作用而使淀积的钨表面变得粗糙。硅烷还原反应比氢还原反应有较高的淀积速率及较小的钨晶粒。

此外，硅烷还原反应不会形成含HF附产物，故不会对薄膜产生侵蚀而使钨表面变得粗糙。一般而言，硅烷还原反应方式用于第一步全面性地淀积钨作为核心层并减少结损伤，之后再以氢还原反应的方式全面生长钨薄膜。

第61页：CVD淀积氮化钛（CVD-TiN）

CVD淀积氮化钛（CVD-TiN）

TiN普遍用作金属扩散的阻挡层，其淀积方式包括溅射和CVD，在深亚微米中，CVD淀积的TiN台阶覆盖比PVD法好。NH3还原形成TiN的温度在400-700℃；N2/H2还原形成TiN的温度则高于700℃。淀积温度越高，得到的薄膜品质越好，TiN膜中的氯气残留也越少（约5%）。

第62页：器件隔离的目的

器件隔离的目的

高密度器件之间如果不在电学上一一隔离，各器件之间会通过衬底相互影响和干扰，甚至无法正常工作。因此，为了在同一基片上制备多个器件，必须引入隔离技术，在隔离的基础上根据电路要求将相关器件端口连接，以实现特定的功能。

第63页：两个NPN晶体管的集电区作为源、漏极

两个NPN晶体管的集电区作为源、漏极，SiO2作为绝缘层，金属层作为栅电极，共同组成寄生MOSFET。带有公共集电区的双极晶体管的简单p-n结结构。衡量隔离工艺模块的指标：密度、工艺复杂性、成品率、平坦化程度和寄生效应。发射区基区金属SiO2

第64页：两个NPN晶体管之间加入p+阻挡层

两个NPN晶体管之间加入p+阻挡层，可以防止金属线下面的半导体层发生反型导通。优点：工艺简单，成品率高。缺点：a.隔离区较宽，器件密度不高；b.隔离扩散引入大的集电区－衬底和集电区－基区电容，不利于器件速度的提高。p-n结隔离主要应用于一些低成本、低密度场合。

p-n结隔离P-sub金属SiO2阻挡环用于隔离双极器件的阻挡环

第65页：局部氧化（LOCOS）隔离MOS器件之间

局部氧化（LOCOS）隔离MOS器件之间是自隔离的（self-isolated），可大大提高集成度。但当绝缘层上的金属引线经过两个MOSFET之间的区域时，会形成寄生场效应晶体管。

因此，MOS IC中的隔离主要是防止寄生的导电沟道，即防止场区寄生场效应晶体管开启。方法之一是提高寄生场效应晶体管的阈值电压，可以通过增加场氧化层厚度，或/和增大氧化层下沟道的掺杂浓度以形成沟道阻挡层实现。

SiO2SiO2SiO2SiO2SiO2SiO2SiO2MOSFET1MOSFET2寄生MOSFETn+n+n+n+

第66页：标准局部氧化工艺步骤硅的局部氧化

标准局部氧化工艺步骤硅的局部氧化（LOCOS：localoxidationofsilicon）LOCOS隔离技术从根本上说是p-n结隔离的副产物，同时解决了器件隔离和寄生器件形成两个问题。

光刻胶注入热氧化SiO2缓冲层＆淀积Si3N4阻挡层光刻和刻蚀Si3N4阻挡层场区注入，提高寄生MOSFET阈值电压场区氧化形成器件隔离

第67页：鸟嘴原来的掩模版LOCOS存在的问题LO

鸟嘴原来的掩模版LOCOS存在的问题LOCOS有三个严重缺点：a.形成的表面形貌有高台阶，使后续工艺的台阶覆盖差，影响光刻质量；b.鸟嘴（bird’s beak）的形成，将减小器件有效宽度；c.存在杂质扩散问题，引起窄沟效应。

第68页：LOCOS的改进a.回刻的LOCOS工艺

LOCOS的改进a.回刻的LOCOS工艺

回刻部分场氧化层，使表面平坦并恢复部分被占有源区；b.多晶硅缓冲层LOCOS工艺：采用多晶硅／SiO2叠层缓冲层，减薄SiO2缓冲层以减小鸟嘴尺寸；c.界面保护LOCOS工艺（SILO, sealed-interface localoxidation）：SiO2缓冲层下预先淀积Si3N4，抑制横向氧化；d.侧墙掩蔽隔离工艺（SWAMI, side-wall-maskedisolation）：刻蚀硅层形成侧墙，再淀积Si3N4保护有源区；e.自对准平面氧化工艺（self-aligned planer-oxidation）由于存在杂质扩散问题，无论是LOCOS工艺，还是任何它的改进技术，都不适合器件密度超过10-7cm-2的应用。鸟嘴原来的掩模版

第69页：多晶硅缓冲层LOCOS工艺

多晶硅缓冲层LOCOS工艺

第70页：侧墙掩蔽隔离工艺衬底缓冲氧化层Si3N4

侧墙掩蔽隔离工艺衬底缓冲氧化层Si3N4：下表列出相关数据。

侧墙掩蔽隔离工艺衬底缓冲氧化层Si3N4Si3N4Si3N4Si3N4ⅡSi3N4Ⅱ场氧化层场氧化层P注入

第71页：沟槽隔离围绕着刻蚀掉部分衬底

沟槽隔离围绕着刻蚀掉部分衬底，再在其中回填上绝缘物质的思路，出现一些新的隔离方法：a.浅槽隔离（STI，shallowtrenchisolation）：可在全平坦化条件下使鸟嘴区宽度接近零，是0.25μm以下标准器件隔离技术；

b.深槽隔离：采用固定宽度的深槽进行器件隔离，较窄的槽宽度对存储器电路特别有吸引力，很适合器件密度超过10-7cm-2的应用。沟槽隔离工艺除用于MOS器件隔离外，还广泛用于双极器件隔离和DRAM的沟槽电容。

第72页：刻蚀叠层和沟槽横向钻蚀缓冲氧化层O2＋H

刻蚀叠层和沟槽横向钻蚀缓冲氧化层O2＋HCl氧化HDP-CVD SiO2填充CMP和浸入HF腐蚀H3PO4去除Si3N4Si3N4光刻胶浅槽隔离工艺

第73页：Si3N4Si3N4深槽隔离工艺多晶硅

Si3N4Si3N4深槽隔离工艺多晶硅

第74页：绝缘体上硅隔离器件隔离的理想方法是将每个

绝缘体上硅隔离器件隔离的理想方法是将每个器件完全包在绝缘材料中，绝缘体上硅（SOI）技术可以实现这个目标。可用于隔离的主要SOI技术有：a.氧注入隔离（SIMOX）技术；b.横向超速外延（ELO）技术；c.介质隔离（DI）技术；d.硅片键合技术。

第75页：氧离子注入高温退火形成隔离介质干法刻蚀形

氧离子注入高温退火形成隔离介质干法刻蚀形成沟槽沟槽填充，并在隔离区内制备器件O＋NSiO2NSiO2PN+N氧注入隔离（SIMOX）工艺SiO2光刻胶NNPN晶体管

第76页：横向超速外延（ELO）工艺

横向超速外延（ELO）工艺

第77页：介质隔离（DI）工艺衬底衬底衬底多晶硅多

介质隔离（DI）工艺衬底衬底衬底多晶硅多晶硅SiO2SiO2硅片表面刻蚀深槽氧化＆淀积厚多晶硅硅片翻转＆机械研磨缺点：平坦度不好；隔离密度不高；昂贵。

第78页：硅片键合工艺将两片氧化后的硅片高温挤压直

硅片键合工艺将两片氧化后的硅片高温挤压直至熔合，也可在低温下通过阳极键合将其熔合。然后用标准的研磨和抛光工艺将硅片厚度减至2～3μm，甚至亚微米厚度。最后采用刻蚀工艺，形成许多绝缘层上的单晶硅岛。可制备高密度、隔离性能好的结构。昂贵。

第79页：器件特征尺寸不断缩小、电路性能不断完善

随着器件特征尺寸不断缩小、电路性能不断完善、集成度不断提高，互连线所占面积已成为决定芯片面积的主要因素，互连线导致的延迟已经可以与器件门延迟相比较，单层金属互连逐渐被多层金属互连取代。

平坦化器件制备介质淀积生长钝化层结束接触孔及通孔形成金属化是否最上层NOYES多层布线技术（Multilevel-Multilayer Metallization）

第80页：第一层金属与多晶硅栅／局部互连层之间的绝

第一层金属与多晶硅栅／局部互连层之间的绝缘介质为前金属化介质（PMD）。相邻金属层之间的绝缘介质为金属间介质（ILD／IMD）。PMD上连接孔为接触孔，ILD上连接孔为通孔。多层金属互连结构

第81页：介质层（inter-metal

介质层（inter-metal dielectric）：SiO2－CVD（SiH4源)、PECVD SiO2（TEOS），SOG…低介电常数材料必须满足诸多条件，例如：足够的机械强度以支撑多层连线的架构高杨氏系数高击穿电压（>4 MV/cm）低漏电（<10-9A/cm2at 1 MV/cm）高热稳定性（>450oC）良好的粘合强度低吸水性低薄膜应力高平坦化能力低热涨系数以及与化学机械抛光工艺的兼容性等等Low-k integration

第82页：low ka-C:H

low ka-C:H

第83页：Low k polymer

Low k polymer

第84页：近年来，CMP的发展对多层金属连线日趋重

近年来，CMP的发展对多层金属连线日趋重要，在于它是目前唯一可全局性平坦化（整个晶片表面变为一平坦表面）的技术。优点：对大小结构均可以得到较好的全面性平坦化、减少缺陷的密度及避免等离子体损伤。

CMP的三种方法如下：抛光液加入方式抛光平台运行方式晶片面方式滴至抛光垫表面平台旋转相对于旋转晶片朝下旋转式CMP渗透抛光垫表面轨道相对于旋转晶片朝下轨道式CMP滴至跑垫表面线性相对于旋转晶片朝下线性CMP ：化学机械抛光CMP

第85页：）随着特征尺寸的减小

）随着特征尺寸的减小，受到光刻分辨率的限制：R→，则l→和/或NA→DOF下降！！！例如：0.25 mm技术节点时，DOF≈208 nm；

0.18mm技术节点时，DOF≈150 nm>0.25 mm后，必须用CMP才能实现表面起伏度<200 nm必要性：单独只采用机械方式抛光，理论上也可达到平坦化的需求。但却会造成材料表面的机械损伤． ：化学机械抛光CMP

第86页：）可以减少金属在介质边墙处的减薄现象

）可以减少金属在介质边墙处的减薄现象，改善金属互连性能不平坦时的台阶覆盖问题使用CMP之后 ：化学机械抛光CMP

第87页：CMP工艺

CMP工艺

要抛光的表面、抛光垫（将机械力转移到要抛光的表面）、抛光液（提供化学及机械两种效果）。 ：化学机械抛光CMP

第88页：具体来讲是在晶片与抛光垫

具体来讲是在晶片与抛光垫(pad)之间加入抛光液(slurry)，并持续移动要平坦化的晶片面摩擦抛光垫．抛光液中具有研磨作用的颗粒会使晶片表面有机械损伤，这有利于在抛光液中进行化学反应，或使表面疏松破裂并在抛光液中分解而被带走．因为大部分化学反应是等向性的，所以CMP工艺必须量身订做，使其能对表面的突出点有较快的抛光速率，以达到平坦化的效果． ：化学机械抛光CMP

第89页：CMP三个关键硬件

CMP三个关键硬件

Polishing padWafer carrierSlurry dispenser ：化学机械抛光CMP

第90页：化学机械抛光CMP

：化学机械抛光CMP

第91页：氧化膜与氧化膜下方(称之为停止层

氧化膜与氧化膜下方(称之为停止层，StopLayer)的去除速率分别为v及0.1v，去除1µm的氧化膜及0.01µm的停止层要5.5min。试求氧化膜的去除率。解： ：化学机械抛光CMP

第92页：接触和互连总结金半接触类型整流接触

接触和互连总结金半接触类型整流接触

n-Si－M欧姆接触：p-Si－Al,n+-Si/p+-Si－M硅化物接触：低阻、欧姆接触掺Cu/Si阻挡层：TiN，金属硅化物Al：电迁移、尖楔平坦化技术：CMP本章小结

第93页：金属薄膜的用途

• 1.金属薄膜的用途？金属化的作用?2.列表比较常见金属的特性。
• 3.说明为什么铝作为通常使用的金属薄膜，说明铜作为新一代金属薄膜的原因。
• 4.VLSI对金属化的要求是什么？5.Al-Si接触的常见问题及解决办法？6.说明难熔金属在金属连线中的作用？7.金属化的实现方法有几种？请论述真空溅射方法。
• 8.说明金属CVD的优势和主要用途。
• 9．一电子束蒸发系统淀积铝以完成MOS电容的制作．若电容的平带电压因电子束辐射而变动0.5V，试计算有多少固定氧化电荷(氧化膜厚度为50nm)?试问如何将这些电荷去除?10．一金属线长20μm，宽0.25μm，薄层电阻值为5Ω/．请计算此线的电阻值．11．计算TiSi2与CoSi2的厚度，其中Ti与Co的初始厚度为30nm．12．比较TiSi2与CoSi2在自对准金属硅化物应用方面的优、缺点．本章习题

第94页：一介质置于两平行金属线间

• 13.一介质置于两平行金属线间，其长度L=lcm，宽度W=0.28μm，厚度T=0.3μm，两金属间距s为0.36μm。(a)计算RC时间延迟。假设金属材料为铝，其电阻率为2.67μΩ·cm，介质为氧化膜，其介电常数为3.9。(b)计算RC时间延迟。假设金属材料为铜，其电阻率为1.7μΩ·cm，介质为有机聚合物，其介电常数为2.8。(c)比较(a)、(b)中结果，我们可以减少多少RC时间延迟?14．假设电容的边缘因子(fringing factor)为3，边缘因子是由于电场线分布超出金属线的长度与宽度的区域
• ②铜与二氧化硅层的附着性；
• ③铜的腐蚀性。有一种解决的方法是使用具有包覆性、附着性的薄膜来保护铜导线。考虑一被包覆的铜导线，其横截面积为0.5μm×0.5μm，与相同尺寸大小的TiN/Al/TiN导线相比(其中上层TiN厚度为40 nm，下层为60 nm)，其最大包覆层的厚度为多少?(假设被包覆的铜线与TiN/A1/TiN线的电阻相等)本章习题